



Universidad de Valladolid

E. T. S. Ingeniería de Telecomunicaciones

Trabajo Fin de Máster

Máster Universitario de Investigación en Tecnologías de la Información y
las Comunicaciones

Módulo Especialización en Análisis y Diseño en Electrónica y
Comunicaciones

**Estudio experimental de estructuras para su
aplicación en memorias resistivas**

Autor:

Luis Antonio Domínguez López

Tutor:

**Helena Castán Lanaspá
Salvador Dueñas Carazo**

Agradecimientos

A las primeras personas a las que estoy muy agradecido es a mis padres, siempre a mi lado, apoyándome en todas mis decisiones y retos y con su confianza y aliento he podido alcanzar mis metas.

A mis tutores Helena Castán y Salvador Dueñas, que me dieron la oportunidad de iniciarme en el mundo de la ciencia, siempre he contado con su apoyo y conocimientos y he podido aprender muchísimo de ellos. Han sido una fuente inagotable de motivación y positividad.

A mi profesor Héctor García con el que he compartido muchas horas de laboratorio y me ha enseñado los entresijos de la caracterización de dispositivos, siempre dispuesto a echar una mano.

A mis compañeros de grupo Óscar, Alfredo y Miriam, con los que la experimentación se ha hecho más amena y divertida. Y al resto de compañeros de la universidad por toda la ayuda prestada.

A Marcos Herrero, Diego Calvo, Javier San José y Miguel Benito, con amigos así se puede superar cualquier cosa, siempre puedo contar con ellos.

Muchísimas gracias a todos.

Resumen

La memoria de acceso aleatorio resistivas (RRAM) está en la actualidad siendo investigada y desarrollada como reemplazo de la tecnología flash, por el momento usada para almacenar información en dispositivos móviles, instrumentación científica, electrónica médica, robótica industrial, etc. Estas nuevas memorias no volátiles están basadas en estructuras metal-aislante-metal (MIM) o estructuras metal-aislante-semiconductor (MIS) las cuales manifiestan el fenómeno de conmutación resistiva. Este fenómeno va a depender de las características del aislante y los materiales que compongan el electrodo metálico. Este trabajo tiene como objetivo conocer el comportamiento de estructuras tanto MIS como MIM como células RRAM. Para ello, se realizará una caracterización eléctrica en profundidad de las estructuras, que determine las propiedades y el comportamiento de estos dispositivos.

En este proyecto, se medirán las características del dieléctrico y de la interface que forman parte de una estructura MIS compuesta por $Ni/Capa\ dieléctrica/Si - n^+$ por medio de una gran variedad de técnicas, como medidas de Capacidad - Tensión o transitorios de banda plana ($V_{fb} - t$). También se medirán estructuras MIM compuestas por $W/Ti/Capa\ dieléctrica/TiN/Ti$ en la que se aplicarán técnicas de medida de corriente-tensión y de conductancia-tensión que permitan obtener un estudio del funcionamiento global.

Abstract

Resistive random access memory (RRAM) is currently being researched and developed as a replacement for flash technology, at the moment used to store information in mobile devices, scientific instrumentation, medical electronics, industrial robotics, etc. These new non-volatile memories are based on metal-insulator-metal (MIM) structures or metal-insulator-semiconductor (MIS) structures which manifest the phenomenon of resistive switching. This phenomenon will depend on the characteristics of the insulator and the materials that make up the metal electrode. The objective of this work is to know the behavior of both MIS and MIM structures as RRAM cells. For this, an electrical characterization in depth of the structures will be carried out, which determines the properties and behavior of these devices.

In this project, the characteristics of the dielectric and the interface that are part of a MIS structure composed of $Ni/Dielectric\ Layer/Si - n^+$ will be measured through a variety of techniques, such as Capacity - Voltage measurements or flat band transients ($V_{fb} - t$). MIM structures composed of $W/Ti/Dielectric\ Layer/TiN/Ti$ will also be measured in which current-voltage and conductance-voltage measurement techniques will be applied to obtain a global performance study.

*“If I have seen further it is by standing
on the shoulders of a giant”*

Isaac Newton

*“The scientific man does not aim at an immediate
result. He does not expect that his advanced ideas
will be readily taken up. His work is like that of
the planter - for the future. His duty is to lay the
foundation for those who are to come, and point
the way. He lives and labors and hopes”*

Nikola Tesla

Índice general

I	Introducción y Objetivos	1
1.	Introducción	3
1.1.	Motivación y objetivos	6
1.1.1.	Objetivos	6
1.1.2.	Estructura del trabajo	7
1.2.	Tipos de memorias	7
1.2.1.	Dispositivos de Almacenamiento Masivo	7
1.2.2.	Memorias de Acceso no Aleatorio	8
1.2.3.	Memorias de Acceso Aleatorio	8
1.3.	Bases de las memorias RRAM	11
1.3.1.	Tipos de RS según su polaridad	12
1.3.2.	Materiales usados en RRAMs	13
1.3.3.	Forming, SET Y RESET	14
1.4.	Procesos de conmutación resistiva	15
1.4.1.	Memoria de metalización electroquímica	15
1.4.2.	Memoria de cambio de valencia	18
1.4.3.	Memoria termoquímica	19
1.5.	Dieléctricos de alta-k	21
II	Procedimiento Experimental	23
2.	Instrumentos de Medida	25
2.1.	Sistema de caracterización de semiconductores Keithley 4200-SCS	25
2.2.	Analizador parámetros en continua de semiconductores HP 4155B	27
2.3.	Criostato de nitrógeno líquido Oxford DN1710	28
2.4.	Controlador de temperatura Oxford Instruments ITC503	30
2.5.	Analizador de impedancia Agilent 4294A	31
2.6.	Electrómetro Programable Keithley 6517A	32
2.7.	Capacímetro Boonton 72B	33
2.8.	Amplificador Lock-In EG&G 5210	34

3. Muestras Estudiadas	35
3.1. Creación de las muestras estudiadas	35
3.1.1. Técnica ALD (Atomic Layer Deposition)	35
3.1.2. Magnetron sputtering	38
3.2. Máscara CNM733	39
3.2.1. Descripción de las máscaras	39
3.3. Muestras MIS	40
3.4. Muestras MIM	42
4. Técnicas de Caracterización	45
4.1. Caracterización de dieléctricos e <i>interfaces</i>	45
4.2. Estudio de mecanismos de conducción	46
4.2.1. Técnica I-V	46
4.3. Caracterización eléctrica inicial	52
4.3.1. Medidas de Capacidad – Tensión (C-V)	52
4.4. Determinación de estados superficiales	57
4.4.1. Single-Shot DLTS (Deep Level Transient Spectroscopy)	57
4.5. Defectos en el aislante	59
4.5.1. Transitorios de Conductancia (GTT)	59
4.5.2. Transitorios de Banda Plana ($V_{fb} - t$)	62
4.6. Caracterización de estructuras memresistivas	65
4.6.1. Medidas I-V	65
4.6.2. Medidas GC-V	66
5. Resultados y discusión	69
5.1. Caracterización muestras multicapa con Al_3O_2 y HfO_2 con sustrato tipo n	69
5.2. Resultados obtenidos con muestras MIM	74
5.2.1. Caracterización I-V	74
5.2.2. Caracterización GC-V	79
III Conclusiones	83
6. Conclusiones y Líneas Futuras	85
6.1. Objetivos Cumplidos	85
6.2. Competencias Adquiridas	86
6.3. Conclusiones	86
6.4. Líneas Futuras	86
IV Apéndices y Bibliografía	89
A. Publicaciones como coautor	91

Bibliografía

93

Índice de figuras

1.1. Relaciones entre magnitudes de un circuito eléctrico [3]	5
1.2. Estructura esquemática de la celda ReRAM	12
1.3. Posibles combinaciones de curvas I-V de Set y Reset [8]	13
1.4. Estructura ReRAM y estados de SET y RESET [11]	14
1.5. Forming y primeros ciclos de una muestra MIM formada por $Pt/Ta_2O_5 - TiO_2 - Ta_2O_5/RuO_x$ [13]	15
1.6. Operación de las celdas ECM [5]	16
1.7. Operación de las celdas VCM [5]	18
1.8. Operación de las celdas TCM [5]	20
2.1. Analizador de semiconductores Keitley 4200-SCS	26
2.2. Analizador de parámetros en continua de semiconductores HP 4155B	28
2.3. Criostato usado para la realización de los diferentes experimentos	29
2.4. Esquema del criostato de nitrógeno líquido [17]	30
2.5. Controlador de temperatura Oxford Instruments ITC503	30
2.6. Equipo analizador de impedancia Agilent 4294A	32
2.7. Electrómetro Programable Keithley 6517A	33
2.8. Parte exterior del capacitmetro Boonton 72B	33
2.9. Equipo Amplificador Lock-In EG&G 5210	34
3.1. Ciclo de ALD de Al_2O_3	37
3.2. Extracción de átomos del blanco mediante <i>sputtering</i> [4]	38
3.3. Deposición de películas mediante <i>sputtering</i> [4]	39
3.4. Vista general de los chips	40
3.5. Estructura muestra 8343-1	41
3.6. Estructuras muestras 8343 bicapa	41
3.7. Esquema fabricación estructuras MIM robustas	42
3.8. Conexión BE estructuras MIM robustas	42
3.9. Conexión BE estructuras MIM robustas	43
4.1. Esquema cualitativo de las técnicas de caracterización usadas por el grupo GCME [23]	46
4.2. Mecanismos de conducción túnel en una estructura MIS [23]	48

4.3. Parámetros del diagrama de bandas de energía en una estructura MIS para el cálculo de la corriente túnel [23]	49
4.4. Emisión Schottky en una estructura MIS [23]	50
4.5. Explicación cualitativa del mecanismo de conducción de Poole-Frenkel [23]	51
4.6. Distribución unidimensional del potencial en el caso del transporte iónico [23]	51
4.7. Ejemplo de un ajuste para la conducción por mecanismo de túnel Fowler-Nordheim	52
4.8. Curva C-V de una estructura n-MIS [4]	53
4.9. Cargas en una estructura MIS para acumulación, vaciamiento e inversión [4]	54
4.10. Curvas C-V [4]	55
4.11. Enlaces incompletos en una interface SiO_2/Si [4]	55
4.12. Densidad de estados superficiales [24]	56
4.13. Modelo DIGS para los estados de interface [4]	56
4.14. Secuencia de polarización de la muestra y transitorio de capacidad resultante [4]	57
4.15. Concepto de ventana y de señal de correlación de un transitorio de capacidad	58
4.16. Montaje de la técnica DLTS [4]	59
4.17. Transitorios de capacidad en una estructura MIS a diferentes frecuencias. a) 37 Hz, b) 71 Hz, c) 123 Hz [4]	60
4.18. Captura de portadores por los estados DIGS en un transitorio de conductancia y transitorio que produce [4]	61
4.19. Ejemplo de los resultados obtenidos con esta técnica [24]	62
4.20. Esquema del montaje de la técnica GTT [4]	62
4.21. Ejemplo cualitativo de la existencia de un transitorio de tensión de banda plana [23]	64
4.22. Esquema del montaje de la técnica de transitorios de banda plana	64
4.23. Conexión de las mesa de puntas con el equipo Keithley para medidas I-V	66
4.24. Conexión de las mesa de puntas con el equipo Keithley para medidas C-V y G-V	67
5.1. Medidas I-V obtenidas para la muestra MIS de 10 nm de Al_3O_2 y 10 nm de HfO_2	70
5.2. Ajuste al modelo de conducción de Poole-Frenkel a varias temperaturas de la muestra de de 10 nm de Al_3O_2 y 10 nm de HfO_2	70
5.3. Curvas normalizadas C-V a temperatura ambiente de todas las muestras de Al_3O_2 y HfO_2	71
5.4. Perfiles DLTS de todas las muestras de Al_3O_2 y HfO_2	71
5.5. Transitorios de banda plana de todas las muestras de Al_3O_2 y HfO_2	72
5.6. SET y RESET de la muestra bicapa de 10 nm de HfO_2 y 10 nm de Al_3O_2	73
5.7. SET y RESET de la muestra pentacapa	73
5.8. Pruebas de robustez de las muestras bicapa de Al_3O_2 y HfO_2 [25]	73
5.9. Ciclos marco de las muestras MIM	74
5.10. Escritura parcial para las muestras de 10 nm de HfO_2 y de 2 nm de Al_3O_2 y 5 de HfO_2	75

5.11. Borrado parcial para las muestras de 10 nm de HfO_2 y de 2 nm de Al_3O_2 y 5 de HfO_2	75
5.12. Escritura y borrado acumulados para la muestra de 10 nm de HfO_2	76
5.13. Escritura y borrado acumulados para la muestra de 10 nm de HfO_2 y 2 nm de Al_2O_3	76
5.14. Histerones de corriente para las muestras MIM estudiadas	77
5.15. Robustez de las muestras MIM estudiadas medidas cada 5 ms	78
5.16. Robustez de las muestras MIM con óxido de aluminio estudiadas medidas cada 5 minutos	79
5.17. Curvas de conductancia para las muestras MIM estudiadas	80
5.18. Lazos de escritura parcial de conductancia	80
5.19. Borrado acumulado de la conductancia	81
5.20. Histerones de conductancia de las muestras MIM	81

Índice de tablas

1.1. Comparación entre memorias RAM convencionales y emergentes [8] (F es el tamaño característico mínimo)	11
2.1. Rangos de fuentes y medidas de la unidad 4200-SMU	27
4.1. Mecanismos de conducción habituales en estructuras MIS [23]	47

Parte I

Introducción y Objetivos

Capítulo 1

Introducción

Los elementos que almacenan información sin la necesidad de una fuente de alimentación han representado un cambio de paradigma en la electrónica, ya que han permitido un cálculo y almacenamiento usando baja potencia. Además, si esa información abarcara un rango continuo de valores, el cálculo analógico puede reemplazar el actual digital. Tal concepto también es probable que esté en el origen del funcionamiento del cerebro humano y posiblemente de muchos otros mecanismos en los organismos vivos, de modo que dichos elementos del circuito puedan ayudarnos a comprender el comportamiento adaptativo y espontáneo, o incluso el aprendizaje.

Uno de esos elementos es la resistencia con memoria (o *memristor*), fue postulada por Chua en 1971 al analizar las relaciones matemáticas entre pares de variables de circuito fundamentales, a saber: la corriente i , el voltaje v , la carga eléctrica q y el flujo magnético φ . [1]

De este modo, se pueden establecer las siguientes seis relaciones, de las que cinco ya son bien conocidas. Por un lado se tiene la que une carga eléctrica y corriente, ya que la segunda es causada por una variación de carga en el tiempo, $q(t) = \int_{-\infty}^t i(\tau) d\tau$, y la que relaciona flujo magnético y voltaje, donde el voltaje es causado por la variación de flujo, $\varphi(t) = \int_{-\infty}^t v(\tau) d\tau$.

Por otro lado, las otras tres dan la definición de los tres elementos clásicos de los circuitos: el resistor (definido por la relación entre v e i), al pasar una corriente por él se obtiene una variación de tensión, el inductor (definido por la relación entre φ e i), cuando una corriente lo atraviesa se crea un flujo magnético en el interior, y el capacitor (definido por la relación entre q y v), con una tensión de potencial entre sus terminales se almacena carga en su interior.

Solo faltaba una relación sin definir, la de carga y flujo. Por tanto, desde un punto de vista axiomático, Chua postuló la existencia de un cuarto elemento de circuito básico de dos terminales caracterizado por una curva de $\varphi - q$. Este dispositivo fue denominado memristor, debido a que su comportamiento es similar al de una resistencia no lineal con memoria. Está definida matemáticamente como la integral en el tiempo de la tensión, que no necesita tener una interpretación de flujo magnético.

Las relaciones anteriores se encuentran de forma gráfica en la figura 1.1.

Algunas de las propiedades teóricas que según Chua tendrían estos dispositivos son:

- El voltaje a través del memristor viene dado por la siguiente expresión:

$$v(t) = M(q(t))i(t) \quad (1.1)$$

Donde $M(q) = d\varphi(q)/dq$.

De forma similar la corriente que atraviesa se define como:

$$i(t) = W(\varphi(t))v(t) \quad (1.2)$$

Donde $W(\varphi) = dq(\varphi)/d\varphi$.

- El valor de la memresistencia $M(q)$ (memductancia $W(\varphi)$) en cualquier momento depende de la integral de tiempo de la corriente del memristor (voltaje) desde $t = -\infty$ hasta $t = t_0$. Por lo tanto, mientras que el memristor se comporta como una resistencia ordinaria en un instante dado de tiempo, su resistencia (conductancia) depende de la historia pasada completa de la corriente del memristor (voltaje).
- Un memristor caracterizado por una curva $\varphi - q$ controlable por carga es pasivo si, y solo si, su resistencia incremental $M(q)$ es no negativa; es decir, $M(q) > 0$. Como prueba la potencia instantánea disipada por un memristor es dada por $p(t) = v(t)i(t) = M(q(t))[i(t)]^2$. Por lo tanto, si la memresistencia $M(q) > 0$, entonces $p(t) > 0$ y el memristor es pasivo.
- Teorema del cierre: Un puerto único que contiene solo memristores es equivalente a un memristor.
- Teorema de existencia y unicidad: Cualquier red que solo contenga memristores con valores positivos incrementales tiene una y solo una solución. [2]

Como se puede ver en la figura 1.1, se puede extender la noción de sistemas memristivos a elementos capacitivos e inductivos, es decir, condensadores e inductores cuyas propiedades dependen del estado y la historia del sistema. Todos estos elementos muestran típicamente bucles histeréticos en las dos variables constitutivas que los definen: corriente-voltaje para el memristor, carga-voltaje para el memcapacitor y corriente-flujo para el meminductor. Estos elementos y su combinación en circuitos abren nuevas funcionalidades en electrónica y es probable que encuentren aplicaciones en dispositivos neuromórficos para simular el aprendizaje, la adaptación y el comportamiento espontáneo.

El proceso por el cual se va a encontrar una resistencia que va a poder tomar un valor diferente en el tiempo y dependiente de la historia del dispositivo se llama conmutación resistiva (*resistive switching, RS*). Este consiste en el cambio súbito y no volátil de la resistencia eléctrica de una capa de material dieléctrico, como consecuencia de la aplicación de una tensión o corriente eléctrica.

Aunque el fenómeno de conmutación resistiva (RS) se reportó en 1962, recientemente ha estado recibiendo un gran interés debido a su amplio potencial de aplicaciones, como memorias no volátiles, las denominadas memorias resistivas o más conocidas por su acrónimo RRAM o




Figura 1.1: Relaciones entre magnitudes de un circuito eléctrico [3]

ReRAM (Resistive Random Access Memory), computación neuromórfica y sinapsis artificiales, y procesamiento de señal analógica. [4]

Es un hecho que las actuales memoria FLASH están llegando a su límite de escalabilidad, debido en gran medida a las limitaciones tecnológicas del silicio. Por ello, se está haciendo un gran esfuerzo en el sector de la microelectrónica para encontrar nuevos tipos de materiales con los que fabricar memorias no volátiles que puedan tener una mayor escalabilidad además de mejores prestaciones. Las memorias RRAM, a las que se va a referir este trabajo, es una de las mejores propuestas para sustituir a la tecnología FLASH.

En estos momentos, las memorias FLASH presentan una serie de desventajas, como alto consumo de potencia en el funcionamiento, tiempos de escritura y borrado elevados, y el número de ciclos que pueden ser usadas. Por todos estos motivos es necesario conseguir una nueva tecnología que permita hacer sistemas cada vez más potentes, por tanto, es necesario ir hacia estas nuevas tecnologías de memorias no volátiles, tecnologías como RAMs ferroeléctricas (FRAM), RAMs de cambio de fase (PRAM) y las memorias en las que se basan este trabajo, las RRAM.

Algunas de las ventajas que hacen interesantes a las RRAM son: las altas velocidades de escritura y borrado (orden de nanosegundos) y una mayor robustez, soportando un mayor número de ciclos de escritura y borrado. Es interesante que son compatibles con la tecnología CMOS, predominante fundamentalmente en la industria; además, tienen la propiedad de ser no volátiles, manteniendo la información almacenada.

Una característica muy importante es que necesitará un voltaje de operación menor, por lo que la potencia consumida por el dispositivo será menor también. Se trata de una tecnología multinivel, por lo que en una celda de memoria es posible almacenar más de un bit, haciendo el estudio de estas memorias muy interesante para un gran número de aplicaciones.

En este trabajo caracterizaremos los fenómenos de conmutación resistiva en los que se basan este tipo de memorias y con ello intentaremos ver una posible viabilidad de estas.

1.1. Motivación y objetivos

Como antes se ha comentado las memorias FLASH están empezando a poner límites al desarrollo tecnológico, por lo que se debe conseguir superar estas limitaciones para continuar progresando en sistemas cada vez con más potencia de cálculo y rápidos que además tengan un menor consumo de energía. Las estructuras que conforman las memorias resistivas pueden suponer un gran apoyo a este salto tecnológico con las características de las que se ha hablado anteriormente. Por una parte estas estructuras, que contarán con un mayor nivel de atomización que la tecnología existente, permitirán mayor densidad de elementos, además de una mayor velocidad; tendrán gran nivel de control sobre su estado que hará que no solo puedan ser incluidas en memorias ReRAM si no también en sistemas de redes neuronales que serán capaces de recrear mecanismos de organismos vivos, abriendo las puertas a un mundo de enormes posibilidades de desarrollo. Por todas estas razones se ha llevado a cabo este estudio de las estructuras que pueden formar estos sistemas con gran proyección de futuro.

1.1.1. Objetivos

Para alcanzar las motivaciones anteriores se perseguirá el estudio y entendimiento de estas estructuras que presentan conmutación resistiva. En este trabajo, realizado en el seno del Grupo de Caracterización de Materiales y Dispositivos Electrónicos de la Universidad de Valladolid, esto se hará por medio de la caracterización eléctrica de muestras metal-metal-aislante-metal (MIM, *metal-insulator-metal*) y metal-aislante-semiconductor (MIS, *metal-insulator-semiconductor*), tanto de la estructura completa como de la parte aislante en concreto.

También hay que comentar que este trabajo se enmarca dentro del Máster Universitario de Investigación en Tecnologías de la Información y la Comunicación de la ETS de Ingenieros de Telecomunicaciones de la Universidad de Valladolid, por lo que tendrá un marcado carácter de investigación y se centrará en aspectos como las técnicas desarrolladas y en el estudio e interpretación de los resultados obtenidos después de la investigación de las diferentes muestras. Este proyecto trata de seguir y ampliar el trabajo antes realizado en el Trabajo Fin de Grado que versaba sobre la misma temática.

Una vez establecido el objetivo final, llegaremos a él completando una serie de etapas intermedias:

1. Estudio de los fundamentos en los que se basan las memorias RRAM y la capa de material dieléctrico, así como resultados obtenidos hasta ahora para una mayor comprensión de los fenómenos que subyacen esta tecnología para aplicar un protocolo para el estudio experimental de su comportamiento más eficiente.
2. Aprendizaje del manejo de los diferentes equipos utilizados para el estudio de las muestras con las que se han trabajado, así como un estudio de las principales técnicas con las que han sido obtenidos los resultados de las estructuras analizadas.
3. Caracterización eléctrica por medio de los equipos de medida presentes en el laboratorio y representación de los datos obtenidos.

4. Estudio de los resultados obtenidos para analizar el comportamiento de las muestras y ver así una posible viabilidad de las estructuras estudiadas.

1.1.2. Estructura del trabajo

Este trabajo se encuentra estructurado en 5 capítulos y unas conclusiones:

- En el capítulo 1 se va a dar una visión global de las memorias RRAM y del fenómeno de RS. En la sección 1.2 se contextualizará este tipo de memorias, en las secciones 1.3 y 1.4 se darán las bases de las RRAM y del proceso de RS. Finalmente se hablará de los materiales de alta-k con los que se va a trabajar.
- En el capítulo 2 se mostrará el equipamiento utilizado para realizar las medidas con las que se caracterizarán las muestras.
- En el capítulo 3 se presentan las estructuras con las que se ha trabajado, así como los procesos de creación principales de las mismas.
- El capítulo 4 está dedicado a definir los fundamentos teóricos de las técnicas utilizadas para la caracterización eléctrica, tanto para el estudio del dieléctrico como del comportamiento de las estructuras.
- En el capítulo 5 se muestran los resultados obtenidos con las técnicas propuestas en el capítulo anterior para muestras MIS y MIM.
- El último capítulo está dedicado a las conclusiones extraídas de este trabajo y posibles líneas futuras de investigación.

1.2. Tipos de memorias

Ahora se comentarán los principales tipos de tecnologías de memorias, así como sus características, para poder situar las memorias RRAM en un contexto tecnológico global.

Se puede hacer una primera división en 3 grandes grupos: los dispositivos de almacenamiento masivo (MSD, *mass storage devices*), los dispositivos de acceso no aleatorio y los dispositivos de acceso aleatorio (*random access devices*).

1.2.1. Dispositivos de Almacenamiento Masivo

Las memorias de almacenamiento masivo tienen como principal característica el almacenamiento de gran cantidad de información a largo plazo. La forma en la que se va a acceder a las posiciones de memoria va a ser secuencial, por lo que los tiempos necesarios para acceder a ellas dependerán de la localización física de los datos relativos a la posición de las unidades de lectura/escritura.

Una de las clasificaciones más interesantes que podemos hacer para estos dispositivos es según su método de escritura:

- Media pregrabada: el proceso de almacenaje de información se hace durante el proceso de fabricación.
- De una sola escritura: puede ser grabada una vez por el usuario.
- Lectura/Escritura: puede ser grabada múltiples veces por el usuario. [5]

1.2.2. Memorias de Acceso no Aleatorio

Memorias de Acceso Secuencial

La dirección en este tipo de memorias no es especificada. En el proceso de escritura, la información a grabar se introduce donde se hayan conectado los terminales de entrada, lo que marcará la posición de memoria y la lectura se producirá donde se conecten los terminales de salida, obteniendo así un tratamiento de la información más sencillo.

Se pueden distinguir principalmente 4 clases:

- Registros de desplazamiento: una orden de lectura o escritura desplaza la información una posición en la memoria. Pueden ser estáticos si pueden anularse los pulsos de desplazamiento o dinámicos si no pueden ser anulados.
- Memorias cola: la información escrita en primer lugar sale antes que la información introducida en ciclos posteriores, *First In-First Out* (FIFO).
- Memorias pila: en este caso la información que sale en primer lugar es la de la última operación de escritura realizada, *Last In-First Out* (LIFO).
- Memorias circulares: la información se desplaza de forma constante en la memoria si no se está ejecutando ninguna operación de entrada o salida de datos.[6]

Memorias Asociativas

O también llamadas *Content Addressable Memories* (CAM). Las memorias asociativas presentan una búsqueda de información durante la lectura algo diferente. En este caso no se indicará una posición de memoria y se pasará a leer su contenido, lo que se hace es pasar la información a la memoria y esta buscará si está contenida en alguna de sus posiciones. [6]

1.2.3. Memorias de Acceso Aleatorio

En este tipo de memorias se va a poder acceder rápidamente a cualquier posición de memoria, esto es debido a que las celdas de almacenamiento se organizan en forma de matriz y se puede acceder en paralelo. Utilizan circuitos integrados basados en semiconductores para almacenar la información.

Las memorias basadas en semiconductor se pueden clasificar en función de cuantas veces pueden ser sobreescritas en: memorias de acceso aleatorio (*random access memories*, RAM) y memorias de solo lectura (*read-only memories*, ROM).

RAM

En este caso no hay límite en el número de ciclos de lectura y escritura. En un segundo nivel de clasificación se pueden diferenciar memorias RAM volátiles y no volátiles, según si son capaces de retener o no la información.

Las memorias RAM volátiles son aquellas que cuando la alimentación es retirada, se pierde la información que contiene. Dentro de las volátiles encontramos:

- SRAM (*Static RAM*): en esta tecnología los estados se diferencian empleando *flip-flops*. Tienen unos tiempos de escritura/borrado rápidos del orden de 0.3 ns/0.3 ns. Se suelen utilizar como memorias caché donde el tiempo de acceso es crítico. Cada celda de memoria está compuesta por 6 transistores, lo que hace que tengan un gran tamaño en comparación con el resto de tecnologías que se comentarán. Su principal ventaja es que es diferencial, por lo que se tiene tanto el dato como el dato complementado en la celda. El proceso de lectura puede ser destructivo porque el dato puede ser cambiado durante esta operación de forma no intencionada. [7]
- DRAM (*Dinamic RAM*): el estado que se tenga va a depender del nivel de carga que haya en una capacidad, por lo que se necesitará un refresco constante de la celda para que el dato no se pierda por corrientes de fuga del capacitor. Constan de un transistor por celda, lo que hace que tengan un tamaño mucho menor que las SRAM, la dificultad está en hacer un capacitor grande en capacidad y que ocupe el menor espacio posible. En este caso solo se cuenta con el dato y no con el dato complementado al haber un solo transistor. La lectura es destructiva, ya que, se moverá carga de la capacidad y por ello necesitaremos un amplificador sensor al no hacer una lectura completa para que el dato no sea destruido por una descarga profunda del capacitor . No obstante, esto no es demasiado problemático debido al refresco constante de la celda. Puede llegar a los 3×10^{16} ciclos de lectura/escritura. Son utilizadas como memorias principales donde la capacidad es vital para el almacenamiento y procesamiento temporal de la información. [7]

En las no volátiles se pueden encontrar varios tipos dependiendo del principio por el que se almacene la información, la mayoría de ellas necesitan todavía de una profunda investigación para poder desarrollar dispositivos funcionales que superen a los ya existentes. Suelen estar basadas en materiales electrónicos nuevos que no utilizan las tradicionales tecnologías de semiconductores. Las principales tecnologías que podemos distinguir son:

- Memorias ferroeléctricas (*ferroelectric memories*, FRAM): al aplicar un campo eléctrico suficientemente fuerte ($E > E_c$, siendo E_c el campo coercitivo) a un material ferroeléctrico, se produce un cambio en la polarización ferroeléctrica del material comportándose de forma histérica. Lo que se encontrará será un lazo de polarización frente al campo eléctrico con lo que se obtienen 2 estados diferenciados, base de las memorias FRAMs.
- Memorias de cambio de fase (*phase-change memories*, PRAM): están sustentados en ma-

teriales de cambio de fase, como los calcogenuros ¹, los cuales pueden variar la fase del material entre fase amorfa y cristalina. Este cambio de fase hace que cambie la resistencia así como la reflectividad. A diferencia del almacenamiento óptico, la temperatura a la que opera puede estar por encima de la temperatura ambiente.

- Memorias magnéticas (*magnetic memories*, MRAM): se piensa que pueden llegar a sustituir a memorias como las SRAM o las FLASH. Hay 2 tipos principales de memorias magnéticas: MRAMs de escritura de campo y MRAMs de transferencia de spin (STTMRAM). En las primeras, cada celda de memoria se escribe con un campo magnético alrededor de la línea de corriente. Las STTMRAMs se apoyan en la corriente polarizada de un spin.
- Memorias resistivas (*resistance memories*, RRAM): Las memorias resistivas incluyen todos los tipos de memorias que usan dos o más estados de resistencia distintivos como los números binarios '0' y '1'. Los materiales para RRAMs cubren todos los materiales que exhiben conmutación resistiva no volátil, donde la conmutación se hace mediante campos eléctricos, que no sean calcogenuros superiores de tipo de cambio de fase.

El conmutador resistivo en cada célula de memoria de un RRAM de tipo 1 transistor 1 resistencia (1T1R) consiste en una capa de conmutación, un electrodo superior (TE) y un electrodo inferior (BE) que encierran la capa intermedia que conmuta. Esta célula de conmutación que se comporta como un condensador se caracteriza por dos estados de resistencia distintivos: un estado de alta resistencia (*high resistance state*, HRS) y un estado de baja resistencia (*low resistance state*, LRS). Mediante la aplicación de una tensión y/o una corriente determinados a la célula, se puede lograr una conmutación reversible entre el HRS y el LRS. Una vez que el estado ha sido cambiado, la célula retiene el nivel de resistencia particular durante un largo tiempo.

La tabla 1.1 nos ofrece un resumen de la clasificación de las memorias de acceso aleatorio.

ROM

Para este tipo de memoria hay una limitación importante en los ciclos de lectura/escritura. Mediante el uso de máscaras durante el proceso de fabricación se podrá almacenar la información que se desee. Dependiendo si las memorias ROM pueden ser reprogramadas, se pueden encontrar:

- OTPROM (*one-time programmable ROM*): como su nombre indica es un tipo de ROM que no puede volver a ser programada.
- EPROM (*erasable programmable ROM*): en este caso la memoria si puede ser reprogramada de diferentes formas:

¹Los calcogenuros son unos compuestos los cuales tienen un anión formado por un elemento del Grupo 16 (Anfígeno) y un elemento metálico de carácter electropositivo. Los calcogenuros son derivados de sulfuros, seleniuros y telurios.

Tabla 1.1: Comparación entre memorias RAM convencionales y emergentes [8] (F es el tamaño característico mínimo)

Tipo	Memoria volátil		Memoria no volátil		Memorias no volátiles emergentes			
	SRAM	DRAM	NOR-FLASH	NAND-FLASH	MRAM	PRAM	FRAM	RRAM
Elementos de celda	6T	1T1C	1T	1T	1(2)T1R	1T1R or 1D1R	1T1C	1T1R or 1D1R
Celda	Cerrojo	Condensador de pila	Puerta flotante/trampas de carga	Puerta flotante/trampas de carga	Magnetoresistencia	Cambio de fase	Cambio de polarización	Cambio de resistencia
Mínimo tamaño de celda	140F ²	6F ²	10F ²	5F ²	20F ²	4.8(4)F ²	22F ²	4F ²
Tiempo de escritura/borrado	0.3ns/0.3ns	<10ns/<10ns	1ms/10ms	1ms/0.1ms	10ns/10ns	20ns/50ns	10ns/10ns	5ns/5ns
Robustez (ciclos)	>3 × 10 ¹⁶	>3 × 10 ¹⁶	>10 ⁵	>10 ⁵	>3 × 10 ¹⁶	10 ⁸	10 ¹⁴	>10 ¹⁰
Aplicación	Caché	Memoria principal	Almacenamiento	Almacenamiento	Almacenamiento	Almacenamiento	Almacenamiento	Almacenamiento/Memoria principal

1. EPROM (*Erasable Programmable ROM*): puede ser grabada un gran número de veces. Para el proceso de borrado es necesario exponer la memoria a rayos ultra-violeta, lo que conlleva que el tiempo de borrado sea importante (del orden de minutos).
2. EEPROM (*Electrically Erasable Programmable ROM*): el borrado en este caso se hace de forma eléctrica, aunque algo mas lento que en las memorias RAM, pudiendo llegar a hacerse 1000000 de veces. La celda de memoria la forman 2 transistores MOSFET. Para trabajar con este tipo de ROM son necesarias tensiones mayores.
3. FLASH: al igual que las memorias EEPROM su contenido puede ser borrado de forma eléctrica, no obstante, difieren en el hecho de que el borrado debe hacerse por bloques completos en vez de un valor concreto, como pasaba con las anteriores. Esto hace que memorias de una mayor capacidad puedan ser creadas. Cada celda de memoria esta compuesta por un transistor MOSFET (metal-oxide-semiconductor field-effect-transistor) con una puerta flotante adicional. El tiempo de operación de una memoria FLASH es mucho mas lenta que la de un DRAM (tiempos de escritura/borrado: 1 ms/0.1 ms). [9]

1.3. Bases de las memorias RRAM

Ahora se sentarán las bases de las estructuras que conformarán las memorias RRAM. Primero se hablará de los tipos de RS según la polaridad, luego se dará una pequeña visión de la gran cantidad de materiales con los que fabricar los dispositivos y por último se comentarán los procesos que forman el RS.

En la figura 1.2 se puede ver el esquema básico de la estructura principal de las celdas de la RRAM, el elemento donde se almacenará la información. La estructura es sencilla, compuesta por electrodos metálicos a ambos lados de una capa activa donde se producirá principalmente el fenómeno del cambio de resistencia del material que afectará al comportamiento de toda la celda. Como se ha mencionado anteriormente, el tamaño de celda es pequeño, del orden de $4F^2$, por lo que las celdas de las RRAMs pueden ser integradas en crossbar arrays con facilidad. Si




Figura 1.2: Estructura esquemática de la celda ReRAM

se desarrollase en arquitecturas en 3 dimensiones, el tamaño podría reducirse, obteniendo una relación de $4F^2/n$, siendo n el número de capas apiladas.

El principio de funcionamiento de las RRAM es el cambio de la resistencia del material entre un estado de alta resistividad y otro de baja o viceversa debido a un estrés eléctrico. Cuando la estructura presente una de alta resistividad se llamará a ese estado OFF, por el contrario si la resistencia de la muestra es sustancialmente menor ese estado se denomina ON. En términos lógicos el estado de ON se corresponde con un “1” y el de OFF con un “0”. Los cambios de HRS a LRS lo llamaremos SET o de escritura y para la transición contraria llamaremos a este proceso RESET o de borrado, los cuáles serán comentados más en profundidad más adelante.

1.3.1. Tipos de RS según su polaridad

Dependiendo de la polaridad a la que ocurren el SET y el RESET se puede hablar de 2 tipos de RS, unipolar y bipolar. En la primera, el paso de HRS a LRS y de LRS a HRS ocurrirá solamente en una polaridad, positiva o negativa, pudiendo manejarse únicamente la amplitud que introducimos a la muestra. En el segundo caso las transiciones entre estados de ON a OFF y viceversa ocurren a polaridades opuestas de voltaje, por lo que se tendrá control sobre 2 variables: la amplitud del voltaje introducido y su polaridad.

Estos 2 efectos se pueden apreciar en la figura 1.3 donde están definidos los voltajes umbrales donde se producen los estados de SET (f_{set}) y de RESET (f_{reset}).

En ambos casos, obtendremos al menos 2 estados bien diferenciados en la memoria. Como se ha comentado los 2 estados se obtienen por un cambio en el estado de los materiales de la estructura, prioritariamente en la capa activa formada por el dieléctrico, al aplicar un estrés eléctrico habrá un cambio en esta capa debido a la creación o ruptura de un filamento conductor que une los 2 electrodos que causará un estado de baja o alta resistividad en la estructura respectivamente. Este filamento se romperá de una forma intencionada, ya que con el tiempo no debería desaparecer, por tanto hablamos de que el proceso es no volátil.

Existe un caso especial en el que el SET o el RESET no se producen siempre a una misma polaridad, si no que estos procesos se pueden producir en cualquier polaridad, este tipo de conmutación resistiva es denominada apolar.




Figura 1.3: Posibles combinaciones de curvas I-V de Set y Reset [8]

1.3.2. Materiales usados en RRAMs

La conmutación resistiva ha sido observada en materiales inorgánicos, orgánicos e híbridos orgánicos e inorgánicos. En los materiales inorgánicos el RS está relacionado con la formación y la ruptura de filamentos conductores que proceden de la migración iónica. Para los materiales orgánicos suele estar debida a la transferencia de carga inducida por campo eléctrico. Como material activo se usarán dos materiales diferentes, uno donador de electrones y otro aceptador, o un material que tenga una parte donadora y otra aceptadora. Con la aplicación de un campo eléctrico externo se puede inducir la transferencia de electrones entre donante y aceptador. Las cargas quedarán atrapadas en esa capa activa de espesor de nanómetros haciendo de esa forma que se convierta el material en un interruptor que se pueda manejar externamente. Cuando la película activa está hecha de materiales orgánicos / poliméricos y sus compuestos, puede tener una alta flexibilidad mecánica. Los dispositivos electrónicos flexibles tienen una aplicación importante en algunas áreas, tal como electrónica plegable. Además de la aplicación de memoria, la combinación de RRAMs con otros dispositivos electrónicos puede conducir a nuevas funciones. Por ejemplo, una RRAM flexible combinado con un diodo emisor de luz en serie puede usarse como papeles electrónicos. [10]

La figura 1.4 muestra la estructura esquemática y el funcionamiento de un dispositivo RRAM. El dispositivo consiste en una capa aislante, normalmente un óxido metálico (MeOx), interpuesto entre un electrodo superior (TE) y un electrodo inferior (BE), ambos generalmente constituidos por capas o pilas metálicas (figura 1.4 (a)).




Figura 1.4: Estructura ReRAM y estados de SET y RESET [11]

Con ello tendríamos una estructura metal-aislante-metal (MIM). Otras veces la estructura está conformada por un material semiconductor, como el silicio, obteniendo una estructura de metal-aislante-semiconductor (MIS). En este caso es importante hacer un estudio de la interface dieléctrico-semiconductor para comprobar el correcto funcionamiento. La mayoría de los materiales van a presentar un comportamiento de conmutación resistiva filamentar, es decir, el elemento formado en el material que hace que cambie la resistencia del material es un filamento conductor entre los 2 electrodos. No obstante, no es la única. También podemos encontrar que este RS puede ser de tipo no filamentar, en este caso encontraremos una estructura diferente en el estado de LRS, pudiendo observar por ejemplo que la unión entre los 2 electrodos se produce mediante un volúmen, sin embargo, la diferencia en los mecanismos de formación de la unión para RS filamentar o no filamentar todavía no han sido probados.

1.3.3. Forming, SET Y RESET

Esta sección se centra en definir los diferentes procesos de forming, de set y de reset presentes en el fenómeno de conmutación resistiva.

- El forming es el proceso por el que se genera por primera vez el filamento que conecta los electrodos superior e inferior del dispositivo. Este proceso se le suele llamar electroforming, ya que el forming se hará por medio de la aplicación de un voltaje o corriente en la celda RRAM. Es el proceso con el que empieza la estructura a tener este comportamiento de conmutación, por lo que se realiza cuando la muestra esta “virgen” y todavía no experimenta RS. Se trata de una ruptura del dieléctrico reversible, por lo que el estrés que debe de ser aplicado será mayor esta primera vez que para los otros 2 procesos. Al crearse el filamento por primera vez, la polaridad del forming suele ser la misma que la del SET. Este proceso es irreversible, una vez hecho la muestra ya no puede volver al estado en el que no presentaba RS.
- En el SET se crea el filamento o los filamentos de conductividad elevada que une los electrodos superior e inferior y hace que la estructura cambie de alta resistividad a una baja. Esta unión puede ser de 1 dimensión o de 2 dimensiones, según sea filamentar o en área. Para que se produzca este proceso es necesario que la celda de memoria esté en un estado de baja conductividad o HRS, es decir, que el filamento conductor entre los




Figura 1.5: Forming y primeros ciclos de una muestra MIM formada por $Pt/Ta_2O_5 - TiO_2 - Ta_2O_5/RuO_x$ [13]

electrodos no exista totalmente. En ese momento se aplicará una tensión concreta con lo que la unión se creará. Este filamento no desaparecerá con el tiempo, con lo que tenemos un estado estable y no volátil. Esta operación puede ser revertida.

- El proceso de RESET es el contrario al de SET. En este caso la celda pasa de desde un estado de baja resistividad a uno de alta por medio de la destrucción, total o parcial, de la unión entre los electrodos previamente generada en el proceso de forming o de SET. Este estado también es no volátil y para pasar de nuevo al estado de SET un voltaje y/o corriente tendrán que ser introducidos. [12]

Estos procesos se muestran en el ejemplo de la figura 1.5, realizados en una muestra MIM a temperatura ambiente.

1.4. Procesos de conmutación resistiva

Hay varios procesos que sustentarán la conmutación resistiva, estos dependerán de los materiales que compongan la estructura tanto en los electrodos como en la capa dieléctrica. A pesar de que se puede estimar el comportamiento físico de ciertas muestras con algunos materiales en concreto, todavía se desconoce exactamente qué procesos están vinculados a qué materiales. También hay que tener en cuenta que es posible que se dé más de un proceso al mismo tiempo para formar o diluir el filamento conductor que dará lugar al cambio de estado. Los tipos de memorias más habituales son:

1.4.1. Memoria de metalización electroquímica

También llamadas de Puente Conductor o celdas de metalización programable. El modo básico de funcionamiento puede ser observado en la figura 1.6, donde se puede apreciar una




Figura 1.6: Operación de las celdas ECM [5]

gráfica I-V. La celda consiste en un electrodo hecho a partir de un electrodo metálico activo electroquímicamente, como Ag o Cu, el otro electrodo sería también metálico pero en este caso inerte, como Pt, Ir, Au o W, entre medias de ambos electrodos habría una fina capa conductora de iones del metal activo. Esta capa puede ser un electrolito sólido que contiene cationes del metal o como aislante, dopado con cationes del metal. Como ya se ha hablado anteriormente, hay una larga lista de materiales en los cuales se ha encontrado este tipo de memoria si se depositan en una capa mediante “*sputtering*”, ALD (*Atomic Layer Deposition*) o CSD (*Chemical Solution Deposition*). [5, 12]

En el HRS de la celda no hay electrodeposición del metal activo en el inerte (A), esta en estado de OFF. Durante el proceso de SET (B - C), una tensión positiva es aplicada al electrodo activo, en este caso el compuesto por Ag y este se oxida en iones Ag^+ que derivarán hacia el electrodo inerte debido al campo eléctrico. Siendo el electrodo inerte el cátodo, se produce una reducción electroquímica y una electrocristalización de Ag en la superficie del electrodo inerte. Este proceso tiene como resultado la creación de un filamento de Ag que crece hacia el electrodo activo hasta que se produzca un contacto eléctrico con el otro electrodo, lo que nos dará el estado de ON (D). Para resetear la muestra el voltaje aplicado será de una polaridad opuesta, lo que hace que se disuelva el filamento anteriormente creado (E), llevando de nuevo la celda al estado de OFF (A).

Forming y SET

El proceso de SET sigue estos pasos consecutivos:

1. Oxidación del ánodo y disolución del metal de acuerdo con la reacción:



donde M^{z+} representa los cationes del metal en la capa de electrolito sólida.

2. Se produce una migración de los cationes M^{z+} a través de la capa de electrolito sólida debido a la acción de un campo eléctrico intenso, la migración de estos cationes puede verse facilitada por diversos defectos en la estructura de la celda.
3. Reducción y electrocristalización del metal activo en la superficie del electrodo inerte siguiendo la reacción de deposición catódica:



4. El proceso de electrocristalización lleva a la formación de un filamento conductor que crece en la dirección del electrodo activo, hasta que se forme un contacto eléctrico con una resistencia R_{ON} limitado por la corriente límite (I_{cc} o $I_{compliance}$).

Generalmente el contacto eléctrico viene dado por un solo filamento conductor, aunque en un primer momento se vayan creando varios filamentos, cuando el primer filamento haga contacto el voltaje caerá y se alcanzará la corriente límite. El diámetro del filamento y lo fuerte que sea el contacto eléctrico puede ser controlado por el nivel de I_{cc} que sea elegido. Esto hace que este tipo de celdas presente la posibilidad de una programación multinivel, ya que existe la posibilidad de elegir la R_{ON} , que viene dado por el estado del filamento.

RESET

El proceso de RESET depende del SET establecido anteriormente. Se pueden distinguir los siguientes pasos dentro del proceso de RESET:

1. La conducción electrónica del filamento metálico dará lugar a que se produzca el efecto Joule siendo la parte con más temperatura la más estrecha del filamento, que será la más cercana al electrodo activo. En la superficie del filamento en contacto con el electrolito que le rodea se producen procesos de disolución y redeposición electroquímica, que llevan a la disolución del filamento. Este proceso tendrá más fuerza en la parte más caliente del filamento.
2. Una vez que el filamento rompe, el proceso electroquímico empieza a dominar el mecanismo de RESET, disolviendo la parte de filamento restante en contacto con el electrodo inerte. Mientras el gap sea pequeño puede haber corrientes de túnel.




Figura 1.7: Operación de las celdas VCM [5]

3. En una última fase, se produce una completa disolución del filamento restante y del resto de filamentos que se hayan podido formar durante el proceso de SET. De esta forma volvemos a llegar al estado de OFF. [5]

1.4.2. Memoria de cambio de valencia

Para este tipo de celdas de memoria, la estructura MIM está compuesta por una interfaz activa, electrodo activo, donde el proceso de conmutación tiene lugar, una capa intermedia de conducción iónico-electrónica y un electrodo ohmico al otro lado. En este caso nos centraremos en una capa intermedia de óxido conductor tipo n , aunque puede haber variantes en este material. En la figura 1.7 se muestra una curva I-V típica.

En el estado de OFF, el filamento está formado por un óxido conductor tipo n y una barrera de potencial. Cuando aplicamos una tensión de SET negativa, las vacantes de oxígeno son atraídas desde el óxido del filamento hacia la barrera, lo que hace que la longitud y la anchura de la barrera decrezcan debido a un proceso local de reducción, que lleva a la celda a un estado de ON. Para el proceso de RESET se aplica un voltaje positivo al electrodo activo, lo que hace que las vacantes de oxígeno sean repelidas produciendo una reoxidación local que vuelve a hacer que la celda esté en OFF.

Forming

La tensión necesaria para hacer el forming es mayor que con la que luego haremos los SETs. Dependiendo del metal que componga el electrodo, el forming será posible para ambas polaridades. El proceso conlleva la oxidación del metal. Típicamente no es uniforme y lleva a la formación de filamentos conductores tipo n . Durante el forming habrá unas altas temperaturas locales debido a las corrientes que se concentran en esa zona y a los altos voltajes que se dan. Esto puede acelerar el proceso de forming dando lugar a cambios en la morfología de la celda. El voltaje de forming necesario es menor cuanto más fina sea la capa de óxido.

SET y RESET

El proceso redox que tiene lugar durante el proceso de forming hace que haya una conexión tipo n que será un filamento deficiente en oxígeno. Los procesos de SET y RESET tendrán lugar en la parte de la barrera de potencial. El tamaño del filamento quedará determinado por las condiciones de forming y tendrá influencia en los parámetros eléctricos de los procesos de SET y RESET. En el estado de OFF la resistencia de la celda será en su mayor parte la que tiene esa barrera de potencial y en menor medida la parte del filamento que sigue formado. En este estado de OFF hay una barrera de energía significativa debido a que esta zona está oxidada.

Durante el SET los iones de oxígeno son apartados de la zona de barrera de potencial. Esta extracción lleva a la reducción de esta zona, lo que resulta en un decremento de la anchura de la barrera. En el estado de ON como consecuencia hay un incremento de la conducción iónica. En ON la resistencia estará determinada por la resistencia de la barrera de potencial, ahora reducida, y la resistencia del filamento. Esta última no será muy grande debido a que el óxido conductor representará un semiconductor.

En el proceso de RESET, los iones de oxígeno son atraídos a la zona de la barrera, llevando la celda al estado de OFF de nuevo. [5, 12]

1.4.3. Memoria termoquímica

En las celdas de memoria termoquímica los procesos termoquímicos tienen más fuerza que los electroquímicos y por ello la conmutación suele tener un carácter unipolar. Durante la conmutación, los gradientes de temperatura que se producen dan lugar a variaciones locales estequiométricas y reacciones redox y esto hace que haya un cambio en la conductividad electrónica. La conmutación en este tipo de memorias suelen ser observadas en óxidos metálicos que muestran una gran resistividad en el estado más oxidado y menor en el estado reducido, como por ejemplo: ZrO_x , TiO_x , Fe_2O_3 o Al_2O_3 . En este caso el metal usado para el electrodo superior puede ser distinto, a diferencia de lo que pasaba en las memorias de cambio de valencia que era requerida una asimetría.

Podemos ver una curva I-V característica de estas memorias en la figura 1.8.

Durante el forming hay un aumento de corriente debido a una ruptura termoelectrónica y a la creación de un filamento conductor en la celda. El proceso está limitado por I_{cc} , controlando así la resistencia en ON. Cuando ocurre el ciclo de RESET la corriente límite es superada por un




Figura 1.8: Operación de las celdas TCM [5]

pico de corriente que disuelve parcialmente el filamento conductor. El estado de ON en la celda muestra una relación lineal ente corriente y tensión, debido al filamento conductor metálico formado. En el caso del estado OFF la relación corriente tensión puede llegar a ser incluso exponencial debido a un comportamiento semiconductor de este estado. Esta relación puede ser atribuida a una alta densidad de defectos profundos en la banda de gap.

Forming y SET

El forming comienza con el mecanismo de conducción de la muestra aún virgen. El voltaje aplicado y la corriente que se deriva por ello, se traducen en calentamiento Joule. Ya que la conductividad de la muestra sin estresar se activa térmicamente, al calentarse aumenta más la corriente, lo que lleva a una ruptura termoeléctrica. Este suceso está caracterizado por una descarga del canal en la que la temperatura es elevada, lo que lleva a reacciones redox locales y que forman el filamento conductor. El gradiente de temperatura entre el filamento caliente y la región que lo rodea resulta en una fuerte termodifusión, que conlleva que haya una difusión de aniones de oxígeno fuera de la zona del filamento y difusión de cationes en sentido contrario. La formación de este filamento lleva la celda al estado de ON, y tan pronto como es alcanzada la corriente límite el voltaje cae haciendo que la temperatura local baje, manteniendo ese estado ON estable.

El voltaje necesario para los SETs siguientes es menor que para el forming, ya que el RESET no disolverá por completo el filamento. Lo que hace que al haber menos distancia entre el

filamento restante y el electrodo la tensión necesaria para activar la ruptura termoeléctrica se vea reducida, aunque el proceso es muy similar al forming.

RESET

En la operación de RESET, la tensión aplicada y la corriente dan lugar de nuevo al efecto Joule con lo que la temperatura se incrementa y, por ello, el filamento conductor se disuelve debido a procesos activados térmicamente. La temperatura alcanzada durante el RESET es menor que la de SET, ya que, aunque la corriente es mayor el voltaje aplicado es bastante menor. [5, 12]

1.5. Dieléctricos de alta-k

Una de las dificultades que habrá que superar será la del uso de nuevos materiales dieléctricos usados en las estructuras con las que se harán los dispositivos RRAM. En la tecnología actual el uso del silicio está muy extendido, tanto para su uso en transistores como en el uso de su óxido como material dieléctrico, debido a las buenas características que presenta, como: su estabilidad térmica y dinámica sobre sustratos de Si a temperaturas superiores a 1100 °C favorecido por su estructura amorfa, su amplia banda prohibida (9eV), su fácil oxidación que genera un muy buen aislamiento, alta resistividad (10 a 15 Ωcm), densidades de defectos inferiores a $10^{10}\text{cm}^{-2}\text{eV}^{-1}$ y elevados campos de ruptura del óxido que sobrepasan los 15MV/cm. Sin embargo, un inconveniente que se encuentra es que su constante dieléctrica es relativamente baja, que unido a la necesidad de un escalado menor hace que se deban buscar materiales que lo sustituyan para conseguir sistemas mejores. Los dieléctricos de alta permitividad parecen ser la solución más cercana aunque es una solución que necesitan cumplir unos requisitos antes de poder ser incluidos. Por ejemplo, la estabilidad y fiabilidad deben de ser por lo menos igual de buenas, estabilidad termodinámica (el dieléctrico debe ser estable en contacto con el silicio si no podría reaccionar con el sustrato y formarse siliciuros, silicatos y SiO_2), baja densidad de defectos, barreras altas para evitar efectos túnel, preferiblemente con una morfología amorfa, buena calidad en la interface, etc. [14]

En este tipo de estructuras se habla de espesores nanométricos de dieléctrico, por lo que esta capa de la estructura tendrá una gran importancia y por lo que se deberá de estudiar en gran profundidad para ver si cumple las condiciones anteriormente requeridas, además es donde se forma el filamento conductor del que depende el proceso de conmutación resistiva. Esta capa suele estar formada por uno o varios óxidos delgados de alta-k. En la escala a la que se trabaja, del orden de nm, si se redujesen más de 1.2 nm pueden darse ciertos problemas asociados a la reducción de este óxido. Los principales serían corrientes de fugas por efecto túnel y de fiabilidad.

Reduciendo el espesor del dieléctrico se consigue aumentar la densidad de capacidad del óxido:

$$C_{ox} = \frac{\kappa\epsilon_0}{t_{ox}} \quad (1.5)$$

siendo κ es la constante dieléctrica relativa del material, ϵ_0 permitividad del vacío y t_{ox} es el espesor del óxido.

En la ecuación 1.5 se puede ver que aumenta la densidad de capacidad disminuyendo el espesor o cambiando el material aislante que tenga una κ mayor, con lo que no habrá problemas de los antes comentados. Las ventajas que esto va a proporcionar será una menor densidad de corrientes de fuga y menor consumo en *standby*. Los dieléctricos que se proponen para ser incluidos antes deben de ser estudiados para ver una serie de parámetros y propiedades y poder comprobar sus bondades.

Lo primero será saber cual es la constante dieléctrica del aislante, ya que esto puede hacer que disminuya el espesor, pero tampoco puede hacerse demasiado delgado para que no aparezcan problemas relacionados con este aspecto.

Otra propiedad importante es el gap del dieléctrico y la altura de su barrera con respecto al Si. Es importante que esta sea alta, debido a que la corriente de fugas crece exponencialmente si la altura de la barrera disminuye. El gap y la altura se relacionan de la siguiente forma: cuanto mayor sea el gap, mayor será la altura de las barreras. En el caso de los materiales con constante dieléctrica elevada poseen menor gap que los que tienen menor constante dieléctrica.

También será relevante la calidad de la interface aislante/semiconductor. En la interface, existen defectos en todo el gap del semiconductor debido a que se rompe la red cristalina del sustrato. Para aplicaciones en dispositivos como transistores es deseable que la densidad de defectos en la interface (D_{it}) fuera baja. Ya que una mala calidad de la interface significa que la movilidad efectiva de los portadores en el canal empeoraría y supondría un mayor número de corrientes de fuga. Si en el proceso de fabricación se hace un recocido puede mejorar la calidad de la interface.

Por último, la morfología que presente el dieléctrico influirá en su comportamiento. El uso de dieléctricos que presenten una estructura amorfa tiene algunas diferencias sobre la policristalina. En estos últimos, existe unas fronteras entre las diferentes zonas cristalográficas que facilitan la conducción en el aislante que puede hacer que aumente la corriente de fugas. Además de que el tamaño y orientación de las zonas cristalográficas (grano) pueden dar lugar a variaciones en la constante dieléctrica. Los dieléctricos de alta permitividad suelen ser policristalinos, lo que es un problema que esta siendo investigado. [4]

En el caso que ocupa este trabajo, para las estructuras MIS que pueden dar lugar a memorias RRAM interesará que haya una serie de defectos tanto en la interface como en el interior del dieléctrico que puede hacer que se vea favorecido el mecanismo RS, como pudiera ser la potenciación de vacantes de oxígeno sin que haya mayor cantidad del resto defectos y además que estén donde se desee y no de forma descontrolada ya que si no empeoraría la repetitividad en la estructura.

Parte II

Procedimiento Experimental

Capítulo 2

Instrumentos de Medida

En este capítulo pasaremos a describir el equipamiento con el que se ha hecho la caracterización eléctrica de cada una de las muestras medidas. Se dará una breve descripción de las características más relevantes y su finalidad, ya que, los equipos son solamente un medio para llegar al objetivo de caracterizar las estructuras bajo estudio. Más adelante se hablará de como han sido los montajes realizados para ejecutar las diferentes técnicas de caracterización.

Los equipos con los que se trabajó principalmente y que permitieron la caracterización eléctrica de las muestras fueron:

2.1. Sistema de caracterización de semiconductores Keithley 4200-SCS

El sistema de caracterización de semiconductores Keithley 4200-SCS se utilizó para medir y analizar las características de los dispositivos semiconductores. Es un equipo complejo con muchas funcionalidades, por ello, para un mayor conocimiento del mismo consultar el manual completo del equipo que contiene toda la información *hardware* y *software*. [15]

El equipo Keithley, figura 2.1, es un sistema automatizado que permite hacer medidas I-V, C-V y G-V para la caracterización de dispositivos semiconductores. Permite tanto la medida con un barrido en voltaje o corriente como medidas pulsadas. El sistema esta sustentado sobre una arquitectura PC y puede ser manejado desde las diferentes aplicaciones que tiene, las cuales estan intaladas en un sistema operativo *Microsoft Windows*. Las diferentes medidas se hacen mediante las llamadas unidades SMUs (*Source-Measure Units*), cuyas capacidades pueden ser ampliadas por medio de componentes externos.

En cuanto a las características hardware generales podemos destacar:

- 8 ranuras para módulos: estas ranuras servirán para ampliar unidades con diferentes funcionalidades al equipo, estas pueden ser SMUs, unidades de pulsos...
- Display: para la visualización del sistema tenemos según el modelo: un display de 12.1 pulgadas incluido en el equipo (modelo 4200-SCS/F) u otro que necesite de un monitor externo (modelo 4200-SCS/C) conectado mediante VGA.



Figura 2.1: Analizador de semiconductores Keitley 4200-SCS

- Ordenador: gobierna el funcionamiento del equipo. Se trata de un ordenador compatible con IBM PC que corre sobre *Microsoft Windows XP Professional*.
- Interfaz GPIB (IEEE-488): permite el control de dispositivos externos conectados mediante GPIB o ser controlado de forma remota.
- Puertos RS-232 y paralelo: interfaz para el manejo de periféricos como una mesa de puntas, una impresora, un plotter...
- Conector LAN: conexión Ethernet, por tanto para una conexión a una red local.
- Puertos USB: 4 puertos USB 2.0 que proveen una interfaz para periféricos como impresoras, memorias flash, escáner, discos duros externos...

Las diferentes unidades que utiliza para las medidas de los dispositivos son:

- Source-Measure Unit (SMU): el módulo fundamental del equipo, son unidades de tipo aplicación-medida cuyas operaciones fundamentales de medida son: se aplica una fuente de tensión y se mide corriente/voltaje y se aplica una corriente y se mide voltaje/corriente. Los rangos de corrientes y voltajes que pueden ser aplicados y medidos podemos verlos en la tabla 2.1.
- Unidad CVU: Se trata de una tarjeta de medición de impedancia de varias frecuencias (10 kHz a 10 MHz) que se instala en el propio Keithley 4200-SCS. La señal de test AC (entre 10 mV RMS y 100 mV RMS) puede estar polarizada en tensión continua de -30 V a +30 V. La unidad CVU mide la impedancia introduciendo una tensión alterna a través del dispositivo que se vaya a medir (DUT) y después mide la corriente alterna resultante y la diferencia de fase. La capacitancia y la conductancia son parámetros derivados de la impedancia y fase medidas.

Tabla 2.1: Rangos de fuentes y medidas de la unidad 4200-SMU

Función (fondo de escala/resolución)	Rangos	Función (fondo de escala/resolución)	Rangos
Rangos de fuente de corriente	105 nA / 5 pA 1.05 μ A / 50 pA 10.5 μ A / 500 pA 105 μ A / 5 nA 1.05 mA / 50nA 10.5 mA / 500nA 105 mA / 5 μ A	Rangos de medida de corriente	105 nA / 1pA 1.05 μ A / 10 pA 10.5 μ A / 100 pA 105 μ A / 1 nA 1.05 mA / 10 nA 10.5 mA / 100 nA 105 mA / 1 μ A
Rangos de fuente de voltaje	210 mV / 5 μ V V 2.1 V / 50 μ V 21V / 500 μ V 210 V / 5 mV	Rangos de medida de voltaje	210 mV / 1 μ V 2.1 V / 10 μ V 21 V / 100 μ V 210 V / 1 mV

- El último elemento que estudiaremos del equipo Keithley 4200-SCS es el paquete 4200-PIV-A que viene incluido en el equipo. Incluye 2 unidades, la unidad de pulsos 4200-PG2 y con ella la unidad de osciloscopio 4200-SCP2. Las unidades de pulsos y de osciloscopio trabajarán en paralelo con el fin de obtener la característica I-V del dispositivo medido.

2.2. Analizador parámetros en continua de semiconductores HP 4155B

Agilent 4155B es un instrumento electrónico para medir y analizar las características de los dispositivos semiconductores. Este instrumento único nos permite realizar mediciones y análisis de resultados de medición. Puede ser conectado mediante GPIB a un ordenador para poder medir y obtener los resultados de las mediciones. Toda la información del equipo puede ser consultada en [16].

En la figura 2.2 está el analizador en cuestion.

Para realizar las diferentes operaciones utiliza:

- Cuatro unidades de aplicación/medida altamente precisas (Medium Power Source Monitor Units, MPSMU), con estas unidades podremos aplicar y medir 4 escalas de tensiones desde $\pm 2V$ a $\pm 100V$ con resoluciones entre $2\mu V$ a $100\mu V$ y con unas corrientes máximas de 100 μ A a 20 mA. En el caso de las corrientes tendremos 9 escalas que van desde $\pm 1nA$ a $\pm 100mA$, resoluciones de 10 fA a 100 nA y unos máximos de tensiones que podemos aplicar que van de 100 V a 20 V.
- Dos unidades de fuente de voltaje (Voltage Source Unit, VSU) con un rango de aplicación de tensión de $\pm 20V$ una resolución de 1 mV y una salida de corriente de 100 mA. La resistencia interna es de $0,2 \Omega$.
- Dos unidades de medida de tensión (Voltage Monitor Unit, VMU), con las que tenemos 2



Figura 2.2: Analizador de parámetros en continua de semiconductores HP 4155B

opciones de medida, referidas a tierra o diferencial. Pudiéndose medir en ambas tensiones de hasta $\pm 20V$ en la primera y de $\pm 2V$ en la segunda. Tiene una resistencia de carga de $\geq 1G\Omega$

Puede realizar dos tipos de mediciones:

- Medición de barrido: se realiza un barrido de escalera de voltaje o corriente por los canales que proporcionan la tensión, mientras que los canales de monitor miden voltaje o corriente para cada paso de barrido.
- Medición de muestreo: se puede monitorizar los cambios de corriente o voltaje en un DUT al tiempo que fuerza la corriente constante, el voltaje constante o la polarización constante pulsada.

El 4155B puede realizar pruebas de estrés. Es decir, puede forzar un voltaje o corriente de dc especificado durante la duración especificada. Además, puede forzar el estrés de ac mediante el uso de unidades generadoras de pulsos (PGU).

2.3. Criostato de nitrógeno líquido Oxford DN1710

El criostato de nitrógeno líquido es un dispositivo en el que se va a introducir, en la cámara interior, el dispositivo a medir para aislarlo durante el proceso del exterior, obteniendo una mayor precisión evitando además agentes externos, como polvo, luz o la temperatura exterior, que puedan modificar las medidas que se realicen y por tanto los resultados finales.

En la figura 2.3 se muestra el criostato que fue usado en el laboratorio. Como ya se ha comentado, estos sistemas sirven para hacer unas medidas de las muestras mucho más exactas evitando agentes externos. Además de hacer medidas más correctas, también nos da la posibilidad de hacerlas a diferentes temperaturas, gracias al nitrógeno líquido y al controlador de temperatura para ajustar exactamente los grados Kelvin a los que queremos para hacer el experimento.



Figura 2.3: Criostato usado para la realización de los diferentes experimentos

En este tipo de criostato, el depósito de helio está rodeado por un depósito de nitrógeno líquido. El recipiente de nitrógeno líquido está unido térmicamente al cuello del recipiente de helio para formar una barrera térmica al calor conducido desde la temperatura ambiente. También con un calentador interno que nos ayudará a hacer vacío. En la figura 2.4 se puede ver la estructura que tiene este tipo de criostato.

La muestra irá en la cámara más interna, dentro del escudo de nitrógeno líquido. Donde habrá una resistencia de calefacción y por medio del calentamiento por efecto Joule de esta, manejado con el controlador de temperatura ITC503 de Oxford Instruments, situaremos la temperatura en los grados Kelvin deseados. Este aparato será necesario, ya que si hemos puesto nitrógeno líquido en el criostato la temperatura bajaría hasta la temperatura del nitrógeno, no hasta la que necesitamos, de ahí que la resistencia tenga que calentarse. Podremos hacer un seguimiento de la temperatura en el interior de la cámara mediante una resistencia de *Pt*. La medida de la temperatura sigue la ecuación 2.1. [17]

$$T(K) = 0,0014R^2 + 2,32R + 29,15 \quad (2.1)$$

Lógicamente si no hubiera nitrógeno en el criostato y el controlador de temperatura estuviera apagado, la temperatura a la que estarían las muestras dentro sería la temperatura de la habitación.




Figura 2.4: Esquema del criostato de nitrógeno líquido [17]

2.4. Controlador de temperatura Oxford Instruments ITC503

ITC503 es un controlador de temperatura de laboratorio de alto rendimiento, con una serie de características específicamente destinadas para su uso en aplicaciones criogénicas. El ITC503 se utilizará para controlar la temperatura del criostato y con ello la de la muestra, cuyas propiedades se están investigando en función de la temperatura. Como ya hemos comentado habrá un sensor, la resistencia de Pt , con el que podremos monitorizar la temperatura, y una resistencia de calefacción y una cámara con N_2 líquido para su enfriamiento, por lo que puede variar la temperatura. Todo ello ya se ha explicado que estará dentro de un criostato que dará aislamiento térmico para la muestra respecto de su entorno.




Figura 2.5: Controlador de temperatura Oxford Instruments ITC503

ITC503 es un instrumento basado en un microprocesador y controlado por un programa operativo contenido en una memoria programable (EPROM). Este programa se conoce como el *firmware* ITC503. El ITC503 básico incluye un solo canal de entrada para un sensor, aunque es

posible añadir otros dos canales de entrada independientes para sistemas que comprendan más de un sensor.

Para uso en aplicaciones criogénicas ITC503 puede aceptar una amplia gama de sensores de temperatura diferentes y puede proporcionar hasta 80W de potencia de calefacción. Además, contiene una lógica interna para accionar una válvula motorizada, como una bomba de vacío, como medio de controlar el enfriamiento de la muestra en un criostato de flujo continuo. ITC503 muestra la temperatura de la muestra en una pantalla de cuatro dígitos y medio, lo que nos proporciona un rango de -19999 a +19999.

En el caso de rangos criogénicos, las temperaturas se muestran en Kelvin y la pantalla tiene capacidad para mostrar un rango de forma automática, para mostrar temperaturas bajas a una mayor precisión. Con un sensor apropiado el controlador de temperatura puede proporcionar una resolución de pantalla de 1mK para temperaturas por debajo de 20K, aunque no será necesario en nuestro estudio.

El funcionamiento manual del controlador se realiza mediante pulsadores del panel frontal y leds de estado asociados. El control y la supervisión remota de la computadora son posibles mediante interfaces RS232 (Serial) o GPIB (IEEE-488) integradas.

Si se produce un fallo en el sensor o en el propio controlador, el controlador incorpora una serie de características de seguridad para evitar daños al sistema. Cuando se instalan tres sensores, todos se supervisan continuamente para detectar sobretemperatura, independientemente de qué sensor o sensores se seleccionan para control y visualización. Los datos de calibración del sensor y muchos de los parámetros de funcionamiento del controlador se mantienen en una memoria no volátil, que se conserva cuando el controlador está desconectado.

El controlador ITC503 ofrece una selección automática de los parámetros de control apropiados (valores PID) para el funcionamiento a lo largo de su rango de trabajo, además de poder ser ajustados manualmente. [18]

2.5. Analizador de impedancia Agilent 4294A

El analizador de impedancia de precisión 4294A, mostrado en la figura 2.6, es una solución integrada para la medición y análisis de impedancia de componentes y circuitos.

El 4294A cubre un rango de frecuencia de prueba más amplio (40 Hz a 110 MHz) con precisión de impedancia básica: $\pm 0.08\%$. Excelente precisión de alta Q que permite el análisis de componentes con bajas pérdidas. Los amplios rangos de nivel de señal permiten la evaluación del dispositivo en condiciones reales de funcionamiento. El rango del nivel de la señal de prueba es de 5 mV a 1 V_{rms} o 200 uA a 20 mA_{rms} , y el rango de polarización DC es de 0 V a ± 40 V o 0 mA a ± 100 mA. Cuenta con funciones avanzadas de calibración y compensación de errores que eliminan la medición factores de error cuando se realizan mediciones en dispositivos.




Figura 2.6: Equipo analizador de impedancia Agilent 4294A

2.6. Electrómetro Programable Keithley 6517A

El electrómetro Keithley 6517A es un instrumento capaz de medir tensiones, corrientes, carga eléctrica, resistencias mediante un método V/I y medidas de resistividad de superficie y de volumen. Este equipo se puede en la figura 2.7. [19]

Posee un display de $6\frac{1}{2}$ dígitos y dos líneas: la superior y principal con 20 caracteres y la inferior o secundaria con 32 caracteres alfanuméricos. Este instrumento ofrece la posibilidad de almacenar información de las medidas realizadas por medio de un buffer de 15000 muestras. Posee dos interfaces para la comunicación remota con el resto de dispositivos: GPIB y RS-232. En concreto, en la opción de medida de tensión este equipo posee una excelente resolución de 10 V, 100 V y 1 mV en los rangos de 2, 20 y 200V respectivamente. Por ello se utiliza en la técnica de análisis de los transitorios de tensión de banda plana para medir la señal analógica del capacitómetro encargado de medir la capacidad de banda plana. Este equipo también tiene incorporada una fuente de tensión continua cuya resolución es de 5mV en el rango de 100V y de 50mV para el rango de 1000V.



Figura 2.7: Electrómetro Programable Keithley 6517A


2.7. Capacímetro Boonton 72B

Este capacitómetro analógico proporciona una lectura de capacidad del dispositivo directamente con un tiempo de respuesta de 1 ms. Posee un rango de 0.01 pF a 3000 pF. El equipo permite 9 rangos escalas de medidas elegidas desde el panel frontal. En las figuras 2.8 tenemos el capacitómetro Boonton. [20]

En la parte frontal nos encontramos, además de la selección de escala, los terminales de conexión de la muestra así como dos terminales de entrada para medir la capacidad diferencial entre ellos.

La señal de test tiene una frecuencia de 1 MHz y un nivel de 15 mV (rms).

En la parte trasera encontramos la entrada de polarización de la muestra y la salida analógica del capacitómetro, que es una señal de tensión continua y proporcional a $C = kV$. Esta tensión será de 1 V o de 3 V según nos encontremos en las escalas de 1, 10, 100 o 1000 pF o en las de 3, 30, 300 o 3000 pF respectivamente. Con el electrómetro se podrá por tanto obtener el valor de la capacidad.



(a) Parte frontal

(b) Parte trasera

Figura 2.8: Parte exterior del capacitómetro Boonton 72B

2.8. Amplificador Lock-In EG&G 5210

Con este equipo se pueden obtener las componentes en fase y cuadratura de una señal con respecto a otra. Lleva incorporado un convertor de corriente a tensión. Cuenta con operación automática, la elección de un canal de señal plano o sintonizado (paso bajo, paso de banda o muesca), dos pantallas digitales para la visualización simultánea de dos funciones o salidas desde un ordenador externo. En la figura 2.9 se muestra el equipo. [21]



Figura 2.9: Equipo Amplificador Lock-In EG&G 5210

Tiene la capacidad de ajustar automáticamente la sensibilidad, la sintonización de frecuencia y fase. La entrada de tensión puede ser individual o diferencial y la de corriente solo individual, pudiendo meter hasta ± 100 V dc, 10 V pico a pico sin que sature, y para corriente 15 mA en continua y 10 μ A pico a pico en ac. Las sensibilidades son desde 100 nV a 3 V y la corriente 10^6 A/V o 10^8 A/V.

La frecuencia a la que puede trabajar está en el rango de 0.5 Hz a 120 kHz. La impedancia de entrada de voltaje son de 100 M Ω en paralelo con una capacidad de 25 pF.

Capítulo 3

Muestras Estudiadas

En este capítulo nos centraremos en hacer una descripción de las diferentes muestras estudiadas en este trabajo. Las muestras bajo estudio fueron tanto MIS como MIM, provenientes de la colaboración con el Institut de Microelectrònica de Barcelona (IMB-CNM). Estas muestras son de una alta calidad, donde se han usado las técnicas de ALD (*Atomic Layer Deposition*) y de *magnetron sputtering* para que puedan ofrecer unas óptimas propiedades estructurales y eléctricas, así como poder ofrecer una alta calidad a la interface con las otras capas de material.

Para poder entender de una forma más profunda el funcionamiento de estos dispositivos es conveniente conocer como han sido creados, por ello, primeramente se explicarán las técnicas de ALD y *magnetron sputtering* y con ello ver sus ventajas.

3.1. Creación de las muestras estudiadas

3.1.1. Técnica ALD (Atomic Layer Deposition)

La técnica ALD fue implementada hacia finales de los años 70 por T. Suntola en Finlandia. [22] Esta técnica empezó a cobrar gran interés con el desarrollo de la industria microelectrónica y la reducción de los dispositivos que vino con este, necesitando introducir nuevos materiales y técnicas de crecimiento de capas delgadas.

Se trata de una técnica para la creación de materiales dieléctricos mediante deposición de materiales, pudiendo producir capas muy delgadas y uniformes de material, ya que tanto el grosor como la composición de la película pueden controlarse con una gran precisión.

Principio de la técnica

ALD es una variación de la técnica CVD (*Chemical Vapor Deposition*), ambas se tratan de un método de deposición químico, sin embargo la primera se basa en reacciones autolimitantes en la superficie. Esto significa que la reacción satura pasado un tiempo, por lo que no se creará más material a partir de ese momento.

Las principales características de esta técnica son por tanto la secuencia de pasos discretos con reacciones autolimitantes y que cada paso creará una monocapa de tamaño atómico en un

proceso saturado.

El proceso sería el siguiente. Un precursor en fase de vapor reacciona con los radicales libres de los grupos funcionales disponibles en la superficie donde se quiere hacer crecer la capa de material y algunos productos no deseados, que deberán ser retirados. La reacción se produce hasta que los radicales libres que había en la superficie hayan sido utilizados para crear un nuevo grupo funcional químico. Por este motivo se dice que el proceso es autolimitante, porque si no existen radicales libres que puedan reaccionar con el precursor, el proceso se satura y ya no se crea más material. Dependiendo de la cantidad de radicales libres que haya en la superficie así será la calidad de la monocapa depositada.

Los pasos que se suelen encontrar en el ciclo de crecimiento con esta técnica son:

1. Se introduce en la cámara el primer precursor
2. Purga de la cámara de reacción
3. Se introduce en la cámara el segundo precursor
4. Purga de la cámara de reacción

En cada ciclo se utilizarán 2 tipos de precursores. Uno de ellos estará formado en parte por átomos del material que se quiere hacer crecer y el otro será una fuente de oxígeno con lo que se resturará la superficie del material. Las reacciones que se darán van a necesitar de una energía de activación, que puede ser medida y ayudará a la elección de los precursores.

A modo de ejemplo se propone la creación de capas de Al_2O_3 en el IMB-CNM. Lo primero que se hará será activar la superficie donde se vaya a hacer crecer el material, para ello se usa un precursor oxidante para generar grupos funcionales hidroxilos (-OH) en la superficie, que será donde se haga la reacción.


Una vez están operativos estos grupos -OH, se introduce el precursor metálico *trimetilaluminio* (TMA). Este reaccionará con los grupos -OH de la superficie, rompiéndose los enlaces de los grupos metil y formándose enlaces Al-O y metano residual. Una vez la reacción sature se purga la cámara para limpiar de material indeseado con gas inerte (no reacciona con el sistema). Ahora se introducirá otro precursor que contenga oxígeno, en este caso el agua, para que así vuelvan a surgir grupos -OH en la superficie y poder hacer crecer otra capa encima de la creada. El oxígeno del agua se enlazará a los átomos de aluminio y se volverá a crear metano por los átomos de hidrogeno del agua, por ello se vuelve a meter un gas inerte para purgar la cámara. Con ello tendremos un proceso cíclico en el que en cada ciclo se creará una monocapa. [23]

En el ejemplo de la figura 3.1 se representa la deposición por ALD del compuesto Al_2O_3 .

Precursores

Como se ha podido apreciar va a haber dos grupos de precursores, los metálicos y los basados en oxígeno, dependiendo del momento del proceso en el que estemos elegiremos uno u otro.

Algunas de las características que podemos destacar son alta volatilidad, ya sean precursores en estado sólido, líquido o gaseoso. No tendremos problemas con el flujo que podamos meter al

Figura 3.1: Ciclo de ALD de Al_2O_3

reactor debido al estado porque la reacción es autolimitante, pero es más fácil de transportar el gas o líquido.

Estos materiales no deben descomponerse, ni con el tiempo ni con las temperaturas a las que estén sometidos y cuando sean introducidos en el proceso no deben de dañar el producto de los ciclos anteriores.

Podríamos añadir además que fueran fáciles de conseguir, para que su coste fuera menor, y que no sean tóxicos; así como que sean fáciles de manipular y almacenar.

Ventajas y limitaciones de la técnica ALD

Algunas de las ventajas más notables de esta técnica son:

- Al ser una técnica autolimitante, es posible controlar con una gran precisión el crecimiento de la capa de óxido en cada ciclo de deposición.
- El área a la que va a poder ser aplicada puede tener un tamaño grande o incluso no ser liso.
- El flujo de precursores no es necesario que sea continuo.
- Los precursores al ser introducidos de forma aislada no van a reaccionar entre sí y pueden mantenerse en el reactor hasta que la reacción haya saturado.
- Existe un amplio rango para las temperaturas que se pueden usar para la deposición de los materiales, haciendo que puedan depositarse multicapas de distintos materiales.

Como principal desventaja tenemos la lentitud del proceso. Cada ciclo consta de cuatro pasos y se deposita una monocapa de material en cada ciclo. La tasa con la que se deposita el material suele estar entre 100 y 300 nm/h. Por ello, no es una técnica recomendable para grandes espesores. [4]

3.1.2. Magnetron sputtering

El *sputtering* es un proceso físico por el que los átomos de un material sólido (blanco o *target*) son extraídos de éste debido a que es bombardeado con iones muy energéticos, suelen ser iones de argón. El ión choca en la superficie del blanco extrayendo los átomos de la superficie y formando un vapor de partículas que al condensarse recubren el sustrato.

En la figura 3.2 se puede ver el proceso de extracción de átomos del blanco.




Figura 3.2: Extracción de átomos del blanco mediante *sputtering* [4]

En el caso del *sputtering* de tipo magnetrón, la fuente de potencia para acelerar los iones viene desde un magnetrón. Existe un campo eléctrico entre cátodo y ánodo y además un campo magnético que es perpendicular a este y por tanto paralelo a la superficie. Este campo magnético hace que el plasma se intensifique y concentre en el espacio y mejora el bombardeo de iones positivos, por lo que aumentará la tasa de crecimiento. [23]

El rendimiento que tenga el proceso será la cantidad de átomos extraído por cada ión y dependerá de variables como el tipo de átomos del blanco, los iones con los que se bombardea y la energía de estos. [4]

En la figura 3.3 se puede ver el esquema general del sistema de sputtering típico para el depósito de películas delgadas.




Figura 3.3: Deposición de películas mediante *sputtering* [4]

3.2. Máscara CNM733

Antes de explicar las características de las muestras se describirá brevemente el conjunto de máscaras CNM-733 realizado en el Institut de Microelectrònica de Barcelona por María Cruz Acero y Francesca Campabadal.

El juego de máscaras CNM-733 está diseñado para fabricar indistintamente estructuras Metal-Aislante-Semiconductor (MIS), Metal-Aislante-Metal (MIM), o ambas estructuras a la vez. Las estructuras MIM se obtienen utilizando una configuración crossbar, es decir, la estructura se forma en la zona de cruce de dos barras de metal perpendiculares.

3.2.1. Descripción de las máscaras

El conjunto de máscaras CNM-733 contiene 716 chips en obleas de 100 mm de diámetro, siendo las dimensiones del chip de $3750\mu\text{m} \times 2525\mu\text{m}$. Además de los chips con dispositivos, se han incluido 4 chips blancos que servirán de orientación en los procesos de medida (chips de referencia) y dos conjuntos de chips de pre-alineamiento. Los chips con dispositivos contienen los motivos necesarios para la fabricación de estructuras MIS, de estructuras MIM de tipo crossbar, motivos de test eléctrico de las líneas de metal y motivos de alineamiento.

El conjunto CNM-733 consta de cuatro niveles de máscara:

- NivelL1: Es de campo oscuro y corresponde a la apertura del óxido de campo en estructuras MIS.
- NivelL2: Es de campo claro y corresponde a la definición del metal en estructuras MIS y del metal inferior en estructuras MIM.
- NivelL3: Es de campo oscuro y corresponde al metal superior de la estructura MIM.
- NivelL4: Es de campo oscuro y corresponde a la apertura de los pads del metal inferior en estructuras MIM.

Utilizando la tecnología adecuada, estos cuatro niveles permiten fabricar estructuras MIS (L1+L2), estructuras MIM (L2+L3+L4) o estructuras MIS y MIM a la vez (L1+L2+L3+L4).

Encontramos una visión general del chip en la figura 3.4




Figura 3.4: Vista general de los chips

3.3. Muestras MIS

Fueron recibidas un total de 5 muestras de estructura parecida, la diferencia esta en la composición de la pila dieléctrica, aunque todas presentaban un mismo grosor de 20 nm en la parte aislante. La estructura del lote 8343-CAP es la siguiente: Ni - Capa de alta k - Si (n+). Las diferentes configuraciones para la capa de dieléctrico y su identificación son:

- 8343-1: HfO_2 (20 nm)
- 8343-2: Al_2O_3/HfO_2 (10 nm / 10 nm)
- 8343-3: HfO_2/Al_2O_3 (10 nm / 10 nm)
- 8343-4: $Al_2O_3/HfO_2/Al_2O_3$ (5 nm / 10 nm / 5 nm)
- 8343-5: $HfO_2/Al_2O_3/HfO_2$ (5 nm / 10 nm / 5 nm)
- 8343-6: $HfO_2/Al_2O_3/HfO_2/Al_2O_3/HfO_2$ (4 nm / 4 nm / 4 nm / 4 nm / 4 nm)

Los dispositivos $Ni/HfO_2/Si$ fueron fabricados sobre obleas de silicio de 100 mm de diámetro de tipo n con crecimiento CZ (Czochralski) que presentan una resistividad en el rango $0,007 - 0,013 \Omega \cdot cm$. Las capas de HfO_2 de 20 nm de espesor se depositaron por ALD a 225 °C usando TDMAH (tetrakis (dimetilamido)-hafnio) y H_2O como precursores. El electrodo Ni superior de 200 nm de espesor se depositó por magnetron sputtering. Las estructuras resultantes eran células cuadradas de $5 \times 5 \mu m^2$. La estructura obtenida se puede apreciar en la figura 3.5.





Figura 3.5: Estructura muestra 8343-1

El resto de las estructuras MIS se fabricaron también en una oblea de silicio de tipo n altamente dopada con fósforo, dando como resultado una resistividad de $\rho = (7 - 13)m\Omega\dot{c}m$. La pila dieléctrica tiene 20 nm de espesor y está compuesta de dos capas dieléctricas de alta k, 10 nm de HfO_2 y 10 nm de Al_2O_3 . Las capas se depositaron por deposición de capa atómica (ALD) a 200 °C (para Al_2O_3) y a 225 °C (para HfO_2) utilizando trimetilaluminio (TMA), tetrakis (dimetilamido)-hafnio (TDMAH) y H_2O como precursores y N_2 como transportador y gas de purga. El electrodo metálico superior empleado es una capa de níquel (Ni) de 200 nm de espesor depositada por magnetron sputtering. Dependiendo del orden de deposición de los dieléctricos de alta k, se obtuvieron dos tipos de muestras: $Ni/Al_2O_3/HfO_2/(n+) - Si$ y $Ni/HfO_2/Al_2O_3/(n+) - Si$.

Podemos ver la estructura resultante en la figura 3.6.



(a) Estructura muestra 8343-2

(b) Estructura muestra 8343-3

Figura 3.6: Estructuras muestras 8343 bicapa

El resto de muestras multicapa siguieron un proceso similar, en el que el ALD se hizo hasta alcanzar los espesores requeridos en cada capa de la pila dieléctrica.

3.4. Muestras MIM

Se trabajó con 3 muestras de este tipo de estructura, provenientes también del Institut de Microelectrònica de Barcelona, etiquetados como lote 10372.

La forma de la que estas muestras eran creadas anteriormente era con la conexión al BE desde la superficie, como muestra la figura 3.7. Se puede ver que:

- El área de la estructura está definida por la apertura del óxido de aislamiento.
- El Metal2 del BE queda protegido por el óxido de aislamiento al grabar el Metal1 del TE.




Figura 3.7: Esquema fabricación estructuras MIM robustas

Con el fin de intentar conseguir una mayor robustez de las muestras y que estas no se rompiesen, estas fueron aisladas.

En este caso, la forma de acceder a los electrodos no es como una tecnología *crossbar* típica, en la que ambos electrodos, TE y BE, son accesibles desde la superficie; si no que son más parecidos a una estructura MIS en la que el contacto eléctrico al metal del BE es a través de la cara posterior de la oblea de silicio de substrato tal y como representa la figura 3.8.




Figura 3.8: Conexión BE estructuras MIM robustas

Para reducir la resistencia fueron usadas unas obleas de silicio delgadas y altamente dopadas tipo N, de 275 μm de espesor y resistividad de $4\text{m}\Omega\text{cm}$.

La estructura esta formada por TiN-Ti- Dieléctrico-W y puede ser vista en la figura 3.9.

En la imagen puede apreciarse que primero fué depositada una capa de SiO_2 como óxido de aislamiento entre ambos metales y luego se depositó mediante ALD la capa o capas de dieléctrico donde se producirá el RS. Las características del resto de elementos son:




Figura 3.9: Conexión BE estructuras MIM robustas

- Electrodo BE: 50 nm W/20 nm Ti
- Electrodo TE: 200 nm TiN/10 nm Ti
- Parte posterior de la oblea: 0,5 μ m de metalización de Al

Las diferentes configuraciones para la capa de dieléctrico y su identificación son:

- 10372-1: HfO_2 (10 nm)
- 10372-5: HfO_2/Al_2O_3 (5 nm / 2 nm)
- 10372-6: HfO_2/Al_2O_3 (10 nm / 2 nm)

Capítulo 4

Técnicas de Caracterización

Este capítulo está dedicado al estudio de las técnicas que han sido usadas durante el proceso de caracterización de las distintas muestras investigadas.

Se ha dividido en dos partes, por un lado tendremos las técnicas que servirán para caracterizar los dieléctricos de las estructuras y por otro la estructura completa.

Las primeras se harán cuando el dieléctrico está virgen, es decir, cuando todavía no se ha activado el mecanismo de RS en él mediante el forming. Además tendrán interés si son usadas en la caracterización de estructuras MIS, debido a la *interface* formada entre el dieléctrico y el semiconductor que hace que se produzcan cuestiones que tendrán una gran relevancia para su posterior funcionamiento. Por otro lado, las segundas necesitan que la muestra presente RS.

4.1. Caracterización de dieléctricos e *interfaces*

En este apartado se detallarán las técnicas de caracterización eléctrica de dieléctricos usadas por el Grupo de Caracterización de Materiales y Dispositivos Electrónicos (GCME) de la Universidad de Valladolid.

En primer lugar, se indicará el propósito y fundamentos de estas técnicas y posteriormente se detallará la ejecución de la técnica, mostrando el equipamiento necesario, así como los pasos a seguir para la obtención de resultados correctos.

En la figura 4.1 podemos ver una relación de las técnicas que vamos a estudiar y de la parte de la estructura MIS a la que va a ser aplicada.




Figura 4.1: Esquema cualitativo de las técnicas de caracterización usadas por el grupo GCME [23]

4.2. Estudio de mecanismos de conducción

4.2.1. Técnica I-V

Teóricamente en una estructura MIS, no habrá una corriente eléctrica que la atraviese. En verdad lo que se encuentra es que los materiales dieléctricos que la forman no son ideales, por lo que tendremos una corriente que dependerá de varios factores en función de los materiales que la compongan. También habrá que tener muy en cuenta el espesor de la capa dieléctrica, que influirá sobre la densidad de potencia del dispositivo.

En este apartado se quiere mostrar algunos de los mecanismos más relevantes a los que se deberá la corriente en las capas dieléctricas de las estructuras MIS. La intensidad de la corriente en estas capas aislantes vendrá condicionado por:

- Espesor de la capa aislante, que cuanto menor sea mayor será la densidad de corriente que atraviesa la estructura provocando una mayor disipación de potencia, pudiendo causar posteriores fallos en los dispositivos.
- Material dieléctrico que constituye la capa aislante.

- Proceso por el que se ha creado la capa dieléctrica.
- Densidad energética y profundidad de las trampas del material que influirán en la conducción.

Varios mecanismos pueden estar involucrados en la conducción de la corriente y algunos de los factores que más influyan en estos mecanismos son la temperatura y la tensión aplicada. Las distintas formas en las que será conducida la corriente son función del campo eléctrico introducido en la capa aislante, por lo que debemos conocerlo [23]. Podemos aproximar el valor por:

$$F_{ox} = \frac{V_G}{d_{ox}} \quad (4.1)$$

donde F_{ox} es el campo eléctrico dentro del óxido, V_G la tensión de puerta y d_{ox} el espesor del óxido. No obstante habría que tener otros factores en cuenta para el hacer un cálculo más exacto.

Por ello, para mejorar la aproximación la tensión de puerta se puede escribir como:

$$V_G = V_{BF} + \phi_s + V_{ox} - \phi_s^p \quad (4.2)$$

siendo V_{BF} la tensión de banda plana de la estructura, que se explicará más adelante, ϕ_s es el potencial de superficie del semiconductor y si la puerta es de polisilicio, ϕ_s^p sería el valor del potencial de superficie de la puerta.

La tabla 4.1 contiene los métodos de conducción más usuales a través de las capas dieléctricas de las estructuras MIS.

Tabla 4.1: Mecanismos de conducción habituales en estructuras MIS [23]

Mecanismo	Expresión	Ajuste experimental
Túnel directo	$J_{DT} = \frac{AF_{ox}^2}{\left[1 - \sqrt{\frac{\phi_B - qV_{ox}}{\phi_B}}\right]^2} \exp\left[\frac{-B(\phi_B^{3/2} - (\phi_B - qV_{ox})^{3/2})}{F_{ox}\phi_B^{3/2}}\right]$	-
Túnel Fowler-Nordheim	$J \propto F_{ox}^2 \exp\left[\frac{-4\sqrt{2m_{ox}}(q\phi_B)^{3/2}}{3qhF_{ox}}\right]$	$\ln(J_{FN}/F_{ox}^2)$ vs. $1/F_{ox}$
Emisión Schottky	$J_{Sc} \propto T^2 \exp\left[-\frac{q(\phi_B - \sqrt{qF_{ox}/4\pi\epsilon})}{k_bT}\right]$	$\ln(J_{SC}/T^2)$ vs. $1/T$
Emisión Poole-Frenkel	$J_{PF} \propto F_{ox} \exp\left[-\frac{q(\phi_B - \sqrt{qF_{ox}/\pi\epsilon})}{k_bT}\right]$	$\ln(J_{PF}/F_{ox})$ vs. $\sqrt{F_{ox}}$
Conducción Óhmica	$J \propto F_{ox} \exp\left[-\frac{E_{ao}}{k_bT}\right]$	J vs. F_{ox}
Emisión Iónica	$J_i \propto \frac{F_{ox}}{T} \exp\left[-\frac{E_{ai}}{k_bT}\right]$	J vs. F_{ox}

Ahora se procederá a dar una explicación de en qué consisten los mecanismos de la tabla anterior.

Mecanismo de conducción por efecto túnel

Es uno de los más comunes en las capas aislantes, en especial cuando la tensión de polarización es alta y el espesor pequeño. Puede ser explicado recurriendo a la mecánica cuántica y según la función de onda de los portadores, pero de una forma simplificada se puede decir que existe una probabilidad no nula de que un electrón pueda penetrar y atravesar una barrera de potencial. Tiene dependencia con el campo que atraviesa el dieléctrico pero no depende de la temperatura. En función de si los portadores atraviesan esta barrera de potencial completamente o llegan a una banda de conducción en el aislante, se puede hablar de 2 mecanismos: túnel directo y túnel Fowler-Nordheim respectivamente.

En la figura 4.2 se puede ver como se puede hablar de una barrera de potencial trapezoidal o triangular dependiendo si estamos en el primer caso o en el segundo.




Figura 4.2: Mecanismos de conducción túnel en una estructura MIS [23]

Para explicar este mecanismo se parte de la situación de la figura 4.3, donde se presentan las bandas de energía una estructura MIS sin que un voltaje sea aplicado. En esta situación la función de trabajo metal-semiconductor es negativa. Si se aplica una tensión positiva a la parte metálica, los niveles de energía del metal bajarán y habrá un campo eléctrico hacia el semiconductor, con lo que los electrones del sustrato se moverán en sentido contrario pudiendo estos atravesar la barrera energética del dieléctrico y llegando al metal. [23]

- Túnel directo: el punto de llegada del electrón es siempre mismo que se corresponde con el espesor de la capa aislante de la estructura MIS.
- Túnel Fowler-Nordheim: debido a que las tensiones aplicadas sean mayores, el campo será mayor y la inclinación de la banda de conducción del óxido es más pronunciada, por lo que, la barrera que los electrones tendrán que superar será de tipo triangular. Por tanto, ahora el punto de llegada es función de la tensión aplicada y con ello del campo eléctrico que atraviese la parte aislante.




Figura 4.3: Parámetros del diagrama de bandas de energía en una estructura MIS para el cálculo de la corriente túnel [23]

Emisión Schottky

La emisión Schottky es motivada por los portadores transportados por encima de la barrera de potencial metal-aislante o semiconductor-aislante cuando su energía es suficiente. Tiene una fuerte dependencia con la temperatura, ya que a mayor temperatura mayor probabilidad de salto. La figura 4.4 da cuenta de este método de conducción.

Efecto Poole-Frenkel

Este mecanismo se encuentra también en un alto porcentaje de las ocasiones en los dieléctricos de alta k . En los sólidos desordenados y amorfos existen dentro del gap, de forma conjunta, una serie de estados intermedios (centros) que pueden emitir (donadores) y capturar (trampas) electrones, los cuales son tratados como pozos de potencial. Frenkel propuso que un campo eléctrico que se aplique a este material va a reducir los potenciales de estos centros, con lo que se incrementará la probabilidad de ionización y la emisión de electrones. [23]

En la figura 4.5 se han representado 3 centros no ionizados (p, q y r) con energías menores que la de la banda de conducción del material y trampas de electrones superficiales. A causa de la excitación térmica, un electrón puede ser emitido desde el donador q hasta la banda de conducción del aislante, por lo que podrá moverse a través del sólido. Entóndes el potencial del centro donador tomará la forma de la figura 4.5b. A continuación, con la aplicación de un campo eléctrico y a causa de la excitación térmica, se emite un electrón desde el donador q que da lugar al pozo de potencial de 4.5c.

El campo eléctrico hace que se incline la banda de conducción, por lo que la barrera que ve el electrón se reduce, lo que facilitará la emisión. Una vez liberado el portador y gracias a la acción




Figura 4.4: Emisión Schottky en una estructura MIS [23]

del campo, este irá moviéndose por las trampas cercanas a la banda de conducción y pozos de potencial cercanos ionizados, como se muestra en la figura 4.5d.

Conducción óhmica

Se da a tensiones bajas y altas temperaturas, donde la corriente se controla por los saltos de los electrones en estado excitado de un estado al siguiente. El concepto es análogo al de conducción iónica pero extendido a los electrones. En este caso la dependencia con la temperatura es directamente proporcional al campo que se aplica, y con ello, a la tensión.

Podemos ver en la tabla 4.1 que este mecanismo depende exponencialmente de la temperatura, ya que tanto la densidad como la movilidad de los electrones dependen de ella. [23]

Emisión Iónica

Es un mecanismo que conlleva el transporte de iones a través del material. El movimiento de iones a través del material es dependiente de la densidad de vacantes y del campo eléctrico que haya, siendo el transporte superando barreras energéticas del material; por lo que la conducción iónica se debe al transporte de iones negativos y/o positivos.

Si suponemos un modelo en una dimensión como el de la figura 4.6 cuando el campo eléctrico es diferente de 0, se producirá una reducción en la barrera de potencial y un arrastre, por lo que se verá favorecido el movimiento iónico en un sentido. [23]

Montaje

Una vez conocidos los principales mecanismos que nos vamos a encontrar, pasaremos al montaje realizado en el laboratorio para la obtención de la corriente de forma experimental y




Figura 4.5: Explicación cualitativa del mecanismo de conducción de Poole-Frenkel [23]




Figura 4.6: Distribución unidimensional del potencial en el caso del transporte iónico [23]

así luego con los resultados poder deducir el modo de conducción que se esté produciendo en la muestra.

El montaje propuesto para medir las corrientes que atraviesan la estructura es el siguiente, se introduce la muestra en el criostato y se conecta a las unidades MPSMU del equipo analizador de semiconductores HP Agilent 4155B y en el equipo seleccionar el rango de tensiones que se van a aplicar para hacer el barrido y el equipo leerá la corriente obtenida. Una vez obtenida la corriente, los datos son llevados al ordenador para su tratamiento con el programa OriginPro. También se debe cambiar la temperatura para ver como afecta esta a la medida de corriente.

Un ejemplo del resultado que se puede obtener, se muestra en la figura 4.7.




Figura 4.7: Ejemplo de un ajuste para la conducción por mecanismo de túnel Fowler-Nordheim

4.3. Caracterización eléctrica inicial

4.3.1. Medidas de Capacidad – Tensión (C-V)

Idealmente en una estructura MIS el aislante de puerta hace que no haya corriente, por lo que es muy interesante medir la característica más importante, su capacidad. Se medirá por tanto, la capacidad dependiente de la tensión aplicada a la puerta (C-V), con lo que se obtendrán una idea cualitativa de las propiedades de la estructura, que en la realidad distarán de lo ideal y a partir de estas diferencias obtener las características del dispositivo.

En el caso ideal de una estructura MIS tendremos el siguiente comportamiento. Al introducir una pequeña señal ac en estas estructuras se va a producir una variación de cargas. Se definirá la capacidad como:

$$C = \frac{dQ_G}{dv_G} \quad (4.3)$$

siendo Q_G la carga que hay en la puerta y v_G es la pequeña señal que se aplica a puerta y a la que se añade una posible tensión de polarización en continua. Viendo la capacidad con diferentes valores de polarización se pueden obtener la característica C-V de la muestra. Esta curva va a tener la forma de la figura 4.8 (a baja y alta frecuencia) para una estructura n-MIS. Se pueden diferenciar las siguientes zonas. [4]

- Zona de acumulación ($V_G > 0$): al aplicar una tensión positiva, los portadores mayoritarios (electrones) se acumulan cerca de la interface y la carga de signo contrario se acumula en la puerta de la estructura para mantener la carga total neutral. Cuando existe una pequeña señal se suma o se resta una carga ΔQ cerca del aislante, por lo que la capacidad en acumulación será la capacidad del óxido, sin depender de la frecuencia debido a que se




Figura 4.8: Curva C-V de una estructura n-MIS [4]

debe a portadores mayoritarios.

- Zona de vaciamiento ($V_T < V_G < 0$): en este caso la tensión será negativa pero no lo suficiente para superar la tensión umbral, por lo que los portadores mayoritarios se van a alejar de la interface aislante-semiconductor, dejando dopantes ionizados positivamente. Se crea una zona, llamada de vaciamiento W, que está vacía de portadores mayoritarios. De forma paralela al caso anterior, aparecerá una carga igual y de sentido contrario en la puerta para mantener la neutralidad. La zona de vaciamiento va a variar su tamaño dependiendo de como sea la señal alterna introducida. Se van a tener por tanto dos capacidades en serie, la del óxido que se tenía anteriormente y la del semiconductor, que depende de la pequeña señal siendo menor a tensión más negativa debido a que la zona de vaciamiento será mayor. La capacidad no depende de la frecuencia porque vuelven a ser portadores mayoritarios.
- Zona de inversión ($V_G < V_T$): ahora la tensión de polarización sí va a ser más negativa que la tensión umbral V_T y el tamaño de la zona de vaciamiento es el máximo. El campo eléctrico que hay en el semiconductor va a ser capaz de acumular portadores minoritarios (huecos) en la interface aislante/semiconductor, siendo la concentración de portadores minoritarios mayor que la de portadores mayoritarios, por lo que la superficie está invertida. En esta situación por tanto si que dependerá la capacidad medida de la frecuencia de la siguiente forma:

 - Baja frecuencia: si la señal alterna tiene una frecuencia baja, todos los portadores van a poder seguir la señal. Esta señal hará que la carga en la capa de inversión, situada en la interface aislante / semiconductor, aumente o disminuya. La capacidad resultante será igual a la capacidad del aislante.
 - Alta frecuencia: los portadores minoritarios jugarán un papel crucial en el valor de la capacidad. El mecanismo para crear estos portadores suele ser el de generación-

recombinación en la zona de vaciamiento. Este proceso es relativamente lento y, si la frecuencia es alta, los portadores minoritarios no se van a crear y eliminar al ritmo adecuado, por lo que la zona de vaciamiento va a crecer y decrecer sobre su valor máximo. La capacidad en la zona de inversión sera igual a la capacidad del óxido y la capacidad del semiconductor.

La figura 4.9 tiene un resumen de cómo son las cargas en una estructura MIS para acumulación, vaciamiento e inversión.





Figura 4.9: Cargas en una estructura MIS para acumulación, vaciamiento e inversión [4]

Hay varias diferencias entre la curva C-V teórica y las medidas que se traducirán en varios fenómenos. Con la ayuda de las figuras 4.10 se ilustrarán estos fenómenos.

- Hay una traslación respecto del eje X de la curva experimental. Esto se debe a que hay una carga fija Q_f en el interior del aislante de la que no se sabe la posición. Para conocer las densidades de carga se han realizado un método en el que se miden curvas C-V mientras se quitan capas de dieléctrico aunque no son muy exactas, pero que ayudan a ver que si la curva se desplaza a la izquierda es que la carga del óxido tiene signo positivo y viceversa.
- Fenómeno *stretch-out*: consiste en que las curvas C-V van a sufrir una dilatación a lo largo del eje de tensiones de puerta V_G aplicado. El origen está en la carga Q_{it} que puede aparecer en la interface aislante/semiconductor. En esta interface la periodicidad de la



(a) Curva teórica vs. curva experimental

(b) Curvas con *stretch-out* e histéresis

Figura 4.10: Curvas C-V [4]

red de silicio se rompe, con lo que aparecen estados permitidos dentro del gap del silicio llamados defectos D_{it} , lo que hace que queden ciertas trampas como se muestra en la figura 4.11.




Figura 4.11: Enlaces incompletos en una interface SiO_2/Si [4]

Esto se traduce en una dilatación en el eje de las tensiones en las curvas C-V, que depende de la tensión aplicada a la puerta, ya que, la carga debida a trampas en la interface cambia con el potencial de superficie. Las trampas se llenan hasta el nivel de Fermi, pero éste cambia con la tensión de puerta aplicada, por lo que el incremento de V_g será distinto para distintas tensiones de puerta. Basándose en la diferencia de las curvas experimental y teórica, se puede conocer la densidad de densidad energética de estados D_{it} , como en el ejemplo de la figura 4.12.

- La histéresis aparece al medir curvas C-V, ya que, se ve que éstas dependen del sentido en el cual se mida la tensión, de acumulación a inversión o de inversión a acumulación. Esta histéresis será debida a los estados DIGS, estados dentro del gap debidos a tensiones mecánicas en la red, defectos puntuales, etc. Todos estos defectos llevan a un continuo de





Figura 4.12: Densidad de estados superficiales [24]

estados distribuidos tanto en energía como espacialmente dentro del aislante. La figura 4.13 ilustra esto. Por un lado, en un semiconductor perfecto existe un gap libre de estados y de igual forma el aislante, cuando se juntan se forma una interface perfecta teóricamente. En la realidad, en esa interface van a aparecer distorsiones en la longitud y ángulo de los enlaces, defectos puntuales,... lo que provoca que haya un continuo de estados debido a estos defectos que se distribuyen en energía y espacio dentro del gap. Este continuo DIGS va a estar presente tanto en el aislante como en el semiconductor.



(a) Interface aislante/semiconductor ideal (b) Estados DIGS para una interface aislante/semiconductor

Figura 4.13: Modelo DIGS para los estados de interface [4]

El nivel E_{H0} limita los estados superior e inferior del eje de energías, la parte superior se comportarán como estados aceptadores y los inferiores como estados donadores. Los transitorios de carga y descarga de estos estados dan lugar a los fenómenos de histéresis. Con la explicación de estos fenómenos podemos ver en la figura 4.10b que, cuanto más histéresis presente y vertical sea la curva más estados DIGS habrá, mientras que si la curva

presenta un mayor stretch-out, es decir, es más horizontal, tendrá más estados D_{it} .

Montaje

Para realizar el montaje se conectará el equipo Agilent 4294A al criostato Oxford y navegando por los menús del propio equipo se elige la opción de medida C-V y G-V (se miden ambas a la vez), se seleccionan los voltajes y la frecuencia (100 kHz) y se mide. La información se obtiene con disquete que se introducirá en el equipo y posteriormente se tratará esta.

4.4. Determinación de estados superficiales

4.4.1. Single-Shot DLTS (Deep Level Transient Spectroscopy)

Con la técnica anterior se pudo comprobar como existen una serie de estados que contribuyen a la capacidad que presenta la muestra, sin embargo, no se podía ver cual es la contribución de los estados rápidos de los lentos.

La Espectroscopía Transitoria de Nivel Profundo (DLTS) fue desarrollada en 1974 por D.V. Lang. Esta técnica nos va a permitir separar la contribución en alta frecuencia de estados rápidos (D_{it}), que son los que se encuentran en la interface ya que no tienen que desplazarse, de los lentos (DIGS), que son los que se encuentran un poco metidos en el aislante y por ello tardarán más en responder, por lo se se trata de una técnica sensible al tiempo.

Para llevarla a cabo, se visualizan los transitorios de capacidad que resultan cuando la muestra se lleva desde acumulación hasta inversión mediante un pulso de tensión. Estos transitorios de capacidad son debidos a la emisión de portadores (electrones o huecos dependiendo si la estructura es n-MIS o p-MIS) desde los estados superficiales hasta el sustrato. En la figura 4.14 se muestra el proceso seguido y el transitorio de capacidad en una muestra n-MIS. [4]




Figura 4.14: Secuencia de polarización de la muestra y transitorio de capacidad resultante [4]

- Inicialmente la muestra está sometida a una tensión con la que estará en inversión un largo tiempo, con lo que estaremos en una situación estacionaria. Quedando llenos de electrones los estados por debajo del nivel de Fermi.
- A continuación, se le aplica un pulso a la muestra con el que la llevaremos a un estado de acumulación. El nivel de Fermi subirá, por lo que se llenarán todos los niveles por debajo de él y la capacidad aumenta puesto que en acumulación es mayor que en inversión a alta frecuencia.
- Por último, volvemos a aplicar la tensión inicial llevando de nuevo la muestra a inversión. Los estados llenos por encima del nivel de Fermi empezarán a emitir electrones a la banda de conducción. Esta emisión hace que la capacidad pase por un estado transitorio antes de volver a alcanzar el valor inicial estacionario.

Cuando ya se tiene registrado el transitorio de capacidad escogemos 2 tiempos distintos que deben estar dentro de ese transitorio, y medimos la capacidad que hay en esos tiempos, como puede verse en la figura 4.15. A continuación, a partir de la siguiente fórmula se puede despejar la densidad de estados D_{it}

$$\Delta C = -\frac{C(t_1)^3}{\epsilon_S N_D C_{OX}} \frac{1}{C_{OX}} \int_{E_F^{t_1}}^{E_F^{t_2}} [\exp(-e_n t_1) - \exp(-e_n t_2)] D_{it} dE \quad (4.4)$$




Figura 4.15: Concepto de ventana y de señal de correlación de un transitorio de capacidad

Cogiendo dos valores de C en instantes diferentes del transitorio, se podrá obtener la señal de correlación ΔC como la diferencia del valor de C en esos 2 instantes. El coeficiente de emisión e_n puede ser calculado conociendo la temperatura y la energía de la trampa. Esta es una técnica bidimensional, ya que, los defectos se encuentran en la interface, por tanto, el resultado viene dado en función del área y de la energía. [4]

Montaje

Como se ha mostrado, esta técnica consiste en aplicar pulsos de tensión y al mismo tiempo medir la capacidad.

Por un lado, se conecta la salida del equipo generador de pulsos HP Pulse Generator, el cual permite aplicar pulsos con un nivel de DC, a la entrada de la parte posterior del capacitómetro Booton 72B mediante la entrada High (que aplica tensión positiva a la parte de arriba de la conexión de la muestra) y tierra. También se lleva la salida del generador de pulsos a una de las entradas del osciloscopio y la salida de la parte posterior del capacitómetro a otra de las entradas del osciloscopio.

Por otro lado, se conecta una capacidad variable a la entrada de capacidad diferencial de la parte frontal del equipo Booton 72B. Lo que se persigue con ello es que la capacidad medida por el equipo Booton sea menor y con ello poder subir la resolución. Además, se conectarán por los terminales positivo y negativo del Booton 72B la muestra que queremos medir.

Una vez que están hechas estas conexiones, hay que comunicarse con el ordenador para hacer la medida, esto lo se hará con la conexión GPIB del osciloscopio. Ahora se abre el programa de medida DLTS, hecho con VEE, y se rellenan los datos necesarios para la medida.

El esquema del montaje puede verse en la figura 4.16.




Figura 4.16: Montaje de la técnica DLTS [4]

4.5. Defectos en el aislante

4.5.1. Transitorios de Conductancia (GTT)

Anteriormente se ha visto que existen una serie de estados diferentes dentro de la estructura, los llamados estados D_{it} y los DIGS. Mediante la técnica DLTS se ha conseguido conocer la densidad de estados en la *interface* D_{it} , ahora se quiere obtener la densidad de estados DIGS,

que son los que se encuentran en el interior del aislante y causan el efecto de histéresis de las curvas C-V.

Cuando al aplicar un pulso se lleva la muestra desde fuerte a débil inversión, aparecen unos transitorios cuando se mide la conductancia. La figura 4.17 muestra este efecto para diferentes frecuencias. [4]





Figura 4.17: Transitorios de capacidad en una estructura MIS a diferentes frecuencias. a) 37 Hz, b) 71 Hz, c) 123 Hz [4]

El motivo por el que se darán estos transitorios de conductancia son los estados DIGS que hay dentro del aislante. Vamos a explicar este fenómeno suponiendo una estructura n-MIS. Al aplicar un pulso que lleve de fuerte a débil inversión el nivel de Fermi sube, haciendo que los estados DIGS vacíos por debajo del nuevo nivel de Fermi se llenen de electrones, completándose primero los estados más cerca de la interface.

A partir de la figura 4.18 se dará una explicación cualitativa del transitorio de conductancia que aparece.

Los estados que tienen una contribución nula a la conductancia son aquellos cuyas tasas de emisión y de captura son del entorno de la frecuencia medida ω_b , es decir, en el rango $\omega_b \pm \Delta\omega$. Hay que añadir además que los estados vacíos o ya llenos no contribuirán a la señal. Solo cuando el frente de electrones alcance un estado contribuirá a la señal y una vez que haya pasado ya no.

- En primer lugar, el frente X_C está próximo a la interface, por lo que, los estados que pueden capturar electrones tienen coeficientes de emisión mayores que la frecuencia y no contribuyen, por lo que la conductancia permanecerá constante.
- Cuando el frente X_C alcanza el punto A los estados con un coeficiente de emisión dentro de $\omega_b \pm \Delta\omega$ y energía mayor que en el nivel de Fermi, contribuye a la señal de conductancia. Y



(a) Diagrama de bandas de una interface aislante/semiconductor donde se ve la captura de electrones por los estados DIGS
 (b) Forma general de un transitorio de conductancia que produce [4]

Figura 4.18: Captura de portadores por los estados DIGS en un transitorio de conductancia y transitorio que produce [4]

más estados se incorporan hasta que el frente alcance el punto B con lo que la conductancia aumentará.

- El frente continúa avanzando por el aislante y los estados en la zona de equiemisión (mismo coeficiente de emisión) serán los que contribuirán, sin embargo, a medida que penetramos en el aislante el número de estados DIGS irá decreciendo haciendo por tanto que la conductancia baje.
- A partir del punto C, todos los estados se han llenado de electrones por lo que ya no contribuyen a la conductancia y esta vuelve a alcanzar un valor estacionario.

Cuanto mayor sea la frecuencia, las líneas de equiemisión estarán desplazadas hacia la interface. De esa forma se modificará la conductancia en función de la frecuencia. Habrá además una dependencia también con la temperatura. Al decrecer las transitorios cambia de forma como si la frecuencia aumentase, cuanto más baje la temperatura más rápido será el transitorio para una frecuencia dada. Esto es debido a que el factor de emisión es inverso a la temperatura.

Posteriormente, a partir de las ecuaciones indicadas se podrán obtener de una forma cuantitativa información sobre los estados DIGS presentes en el material. Esta es una técnica tridimensional, ya que, los defectos se encuentran dentro del aislante, aunque cerca de la interface, por tanto, el resultado viene dado en función del área, de la energía y de la coordenada espacial, como se muestra en la figura 4.19. [4]

Montaje

Se van a introducir pulsos que lleven la muestra de fuerte a débil inversión, para diferentes temperaturas. A los pulsos aplicados se les añadirá por medio de un sumador una señal en alter-




Figura 4.19: Ejemplo de los resultados obtenidos con esta técnica [24]

na con la que podremos medir la conductancia. Los pulsos se aplicarán con el equipo generador de pulsos HP3310A y los de señal sinusoidal con el generador de sinusoidales HP33120A. La medida de la conductancia se hará con el amplificador lock-in. La señal se la llevará un preamplificador antes de meterla al lock-in, además de introducirla una señal de referencia que será la señal sinusoidal del equipo HP33120A. La salida del equipo se llevará a uno de los canales del osciloscopio. La señal de pulsos irá a una de las entradas del osciloscopio para así luego poder tener una referencia de disparo. Por último, se conecta por GPIB el osciloscopio al ordenador y con ayuda del programa adecuado se registran los datos. El esquema del montaje realizado se encuentra en la figura 4.20.




Figura 4.20: Esquema del montaje de la técnica GTT [4]

4.5.2. Transitorios de Banda Plana ($V_{fb} - t$)

La inestabilidad de los materiales de alta permitividad causada por los mecanismos de transporte de carga libre y atrapada dentro del aislante a través de los defectos preexistentes en dichos materiales es un factor a tener en cuenta. Estos mecanismos de transporte de carga pueden dar lugar a desplazamientos en la tensión umbral de los transistores MOSFET, a la degradación en

la movilidad de los portadores dentro del canal y la disminución de la fiabilidad del dispositivo a largo plazo. La movilidad de los portadores dentro de la capa de inversión del Si se ve reducida al utilizar estos materiales.

Los electrones en la capa de inversión cerca de la interface semiconductor-aislante interactúan con las vibraciones superficiales que existen como consecuencia de las vibraciones ópticas de la red en el interior del aislante, lo que se denomina como un scattering de fonones remotos. De este modo, las propiedades que causan una mayor permitividad del material dan lugar a una degradación de la movilidad electrónica efectiva en la capa de inversión.

Dado que los mecanismos de carga y descarga y los procesos de scattering no suceden en un tiempo infinitamente pequeño, aparecerán fenómenos transitorios que caracterizan al dispositivo electrónico, y en concreto, una dependencia con el tiempo del valor de tensión de banda plana de la estructura MIS.

Cada material de alta permitividad responderá de distinta manera, se puede decir que esta dependencia temporal es precisamente la base de la técnica de caracterización de tensión de banda plana.

Si la muestra MIS se encuentra en la condición de banda plana, no existen electrones o huecos que sean inyectados directamente desde el metal o semiconductor. Si además no existe ningún estímulo exterior, eléctrico u óptico, que inyecte portadores, la carga que hay en el aislante se debe únicamente a la captura de portadores por parte de los defectos preexistentes en el material.

Después de someter a las estructuras MIS a un cierto estrés durante un cierto tiempo, donde esas trampas del interior del aislante de alta permitividad capturan o emiten electrones o huecos inyectados desde el metal o semiconductor, podremos visualizar el comportamiento temporal de V_{BF} registrando los valores de tensión de polarización de puerta necesarios para mantener constante un valor de capacidad correspondiente a la condición de banda plana, C_{BF} . [23]

La figura 4.21 muestra de forma cualitativa este fenómeno.

Montaje

Para el montaje de esta técnica serán necesarios los equipos siguientes: electrómetro Keithley 6517A, fuente modular Agilent 6700 y capacímetro Boonton 72B. Se conecta la salida de la parte posterior de la fuente Agilent a la entrada posterior del capacímetro Boonton. Por otro lado, la salida del Boonton al electrómetro Keithley. La muestra está conectada a la entrada de la parte frontal del criostato. Por último, el electrómetro y la fuente irán por GPIB al ordenador, donde habrá un programa de medida para el voltaje de banda plana. El esquema del montaje se encuentra en la figura 4.22.




Figura 4.21: Ejemplo cualitativo de la existencia de un transitorio de tensión de banda plana [23]




Figura 4.22: Esquema del montaje de la técnica de transitorios de banda plana

4.6. Caracterización de estructuras memresistivas

Ahora el objetivo será caracterizar el comportamiento general del dispositivo. Para ello se obtienen las características de corriente como función de la tensión (I-V) y también curvas de conductancia frente a tensión (G-V), pudiendo con este mismo montaje obtener la susceptancia en función de la tensión ($B/\omega(pF) - V$).

Todas estas medidas se harán cuando la muestra presente RS, por tanto lo primero que se ha de hacer para este proceso de caracterización es el proceso de forming, por el que aplicaremos una tensión a la estructura en el que se busca la aparición de un estado que puede ser reversible y controlado mediante tensión o corriente. Estas medidas han sido realizadas con el equipo analizador de semiconductores Keithley 4200-SCS.

4.6.1. Medidas I-V

Una vez que el forming se ha llevado a cabo, ahora se procederá a hacer diferentes tipos de medidas I-V. En ellos se han aplicado diferentes tensiones de una gran variedad de formas para cubrir obtener la máxima información posible.

A continuación se comentan los diferentes experimentos llevados a cabo. Excepto el experimento de ciclos I-V, el resto de técnicas fueron solamente aplicadas a las estructuras MIM pero no a las MIS debido a que las muestras MIS con las que se trabajó eran más inestables, además de que las MIM al ser bipolares, al contrario que las MIS, daban opción a hacer más variedad de experimentos.

- Ciclos I-V: es la primera toma de contacto que permitirá conocer los valores de tensión adecuados que se deben aplicar para ver donde se encuentran las transiciones entre los estados de SET y RESET, así como el rango de operación y también ver la corriente que obtenemos. Se deberán de realizar varios ciclos iniciales con el fin de estabilizar el funcionamiento de la muestra. Se definirá lo que se llama ciclo marco.
- Escritura y borrado parciales: este experimento consiste en la aplicación progresiva de tensiones dentro del rango definido con el experimento anterior intercalada con la aplicación completa del estado contrario, con lo que obtendremos una serie de estados intermedios debido a que el filamento conductor entre ambos electrodos se formará en mayor o menor medida. Es decir, si por ejemplo en los ciclos I-V se ha definido un margen de funcionamiento adecuado entre los -1,2 V y los 0,7 V y se va a hacer un experimento de escritura parcial, se aplicará una tensión de 0,4 V y se hará un reseteo completo de la muestra llevándola a -1,2 V, a continuación se la llevará a 0,5 V y otra vez a -1,2 V. Así hasta alcanzar los márgenes de operación elegidos. En el caso del borrado parcial sería el mismo procedimiento. Este experimento tiene sentido hacerlo en muestras bipolares, ya que en las unipolares no podría controlarse el punto de operación con tanta precisión.
- Escritura y borrado acumulados: en este caso se llevará la muestra al estado contrario al que se quiere medir y se aplicarán una serie de barridos de tensión, con el máximo

creciente seguidos en una misma polaridad hasta alcanzar el valor máximo impuesto en esa polaridad. Esto podrá ser, en el mismo rango del ejemplo anterior, llevar la muestra a $-1,2\text{ V}$ y después hacer barridos consecutivos a $0,4\text{ V}$, a $0,5\text{ V}$, a $0,6\text{ V}$ y $0,7\text{ V}$.

- Histerones de corriente: consiste en aplicar pulsos de tensión crecientes que para recorrer todo el ciclo marco. Después de cada uno de los pulsos de tensión se aplicará otro pulso de tensión a un nivel de voltaje pequeño que no cambie el estado de la muestra, por ejemplo $0,1\text{ V}$, con lo que se obtendrá el valor de corriente de la estructura y su estado.
- Robustez: para realizar este experimento se aplicarán pulsos de tensión alternando entre los valores máximos a cada polaridad y se obtendrá el valor de corriente resultante en cada pulso que se aplique.

Montaje

Estas medidas se harán usando el equipo Keithley 4200-SCS. Para ello conectamos los cables entre las unidades SMU y las puntas que colocaremos sobre los electrodos superior e inferior de las muestras de forma adecuada, como muestra la figura 4.23. También es posible hacerlas con el equipo HP 4155B con una conexión GPIB al ordenador y las MPSMU conectadas a la muestra.




Figura 4.23: Conexión de la mesa de puntas con el equipo Keithley para medidas I-V

Una vez colocado pasamos a configurar la medida en el equipo Keithley o HP poniendo las tensiones requeridas para cada medida.

4.6.2. Medidas GC-V

Al igual que en las técnicas de medida de I-V las muestras tienen que sufrir el proceso de *forming* para poder medir estas características. El objetivo de estos experimentos es obtener el comportamiento de la muestra en cuanto a conductancia y susceptancia. Como en el caso anterior, exceptuando el primer experimento, las técnicas se aplicarán a las muestras MIM por los mismos motivos. A diferencia de antes no solo se aplica una tensión continua para hacer los barridos si no que sobre esta habrá un voltaje en alterna de $30mV_{RMS}$ con frecuencia que será fija según el experimento.

- Ciclos GC-V: de forma paralela a los primeros ciclos I-V, da una primera visión de las características de conductancia y susceptancia que presenta la muestra. Las tensiones a las que se suelen hacer estos experimentos son los usados en las medidas I-V. Además de las tensiones, en este experimento se puede ver el efecto que tiene el cambiar la frecuencia en el comportamiento de la muestra.
- Escritura y borrado parcial: esta técnica consiste en aplicar barridos con cada vez una tensión mayor (en valor absoluto) intercalados con un barrido hasta el voltaje máximo definido para el estado contrario.
- Escritura y borrado acumulados: en este caso se lleva a la estructura a un estado y se hacen barridos que llegan a una tensión cada vez mayor hasta alcanzar el máximo voltaje delimitado en esa polaridad.
- Histerón GC-V: se trata de aplicar pulsos de tensión progresivos desde los 0 V hasta los máximos de tensión en los que la muestra opera, de forma que se recorra todo el ciclo marco. Después de la aplicación de cada pulso de tensión se aplicará otro a una tensión mucho menor, puede ser de hasta 0 V, que servirá para leer el estado de la muestra.

Montaje

Estas medidas se llevarán a cabo mediante el equipo Keithley 4200-SCS. Para ello conectamos los cables entre las unidades CVU y las puntas que colocaremos sobre los electrodos superior e inferior de las muestras de forma adecuada, como muestra la figura 4.24.




Figura 4.24: Conexión de la mesa de puntas con el equipo Keithley para medidas C-V y G-V

Una vez colocado pasamos a configurar la medida en el equipo Keithley poniendo las tensiones y frecuencia deseados.

Capítulo 5

Resultados y discusión

Una vez que se han planteado y explicado las diferentes muestras estudiadas y técnicas que han sido puestas en práctica durante la parte experimental de este trabajo, ahora se pretende mostrar y analizar los resultados obtenidos de las distintas muestras con las que se ha trabajado. Como se comentó, se ha experimentado con dos tipos diferentes de muestras. Por un lado, en las muestras MIS el trabajo se ha centrado más en el estudio del dieléctrico. Por otro lado, con las muestras MIM se ha estudiado y caracterizado más el comportamiento general de la estructura. El fin de este estudio es obtener las características eléctricas de estas muestras para su estudio y así poder, en un futuro cercano, obtener un avance notable en materia de memorias, redes neuronales, electrónica analógica, ...

5.1. Caracterización muestras multicapa con Al_3O_2 y HfO_2 con sustrato tipo n

Las técnicas de caracterización eléctrica utilizadas para estudiar las muestras depositadas por ALD de Al_3O_2 y HfO_2 del presente capítulo han sido las técnicas descritas en 4.1.

En primer lugar se presenta la curva I-V obtenida para la segunda muestra MIS con una capa dieléctrica formada por 10 nm de Al_3O_2 y otros 10 nm de HfO_2 . Las medidas, mostradas en la figura 5.1, fueron realizadas en un electrodo con un área de $2,304 \times 10^{-3} cm^2$. Se midieron varias curvas cambiando la temperatura entre los 78 K y los 300 K.

A partir de estas medidas después se realizó el ajuste Poole-Frenkel de la figura 5.2, para ello se cogerá la parte de las medidas que no presente ruido y sea más recta. En este caso por ser Poole-Frenkel habrá una dependencia con la temperatura como se muestra, por ello ajustamos las curvas para cada corriente a una temperatura diferente. También se calculará β por seguir este mecanismo de conducción: $\beta = \sqrt{\frac{e^3}{\pi \epsilon \epsilon_0}}$. Es posible que haya más de un mecanismo de conducción, sin embargo habrá uno que sea el dominante.




Figura 5.1: Medidas I-V obtenidas para la muestra MIS de 10 nm de Al_3O_2 y 10 nm de HfO_2




Figura 5.2: Ajuste al modelo de conducción de Poole-Frenkel a varias temperaturas de la muestra de de 10 nm de Al_3O_2 y 10 nm de HfO_2

En la figura 5.3 se representan los resultados C-V normalizados a 100 kHz a temperatura ambiente. En estas curvas C-V, se observa que la capacitancia de los dispositivos varía de 0.47 F a 1 F. Todas las muestras muestran una curva C-V estirada a lo largo del eje de voltaje, por lo que presentan un gran *stretch out*, que indica la presencia de numerosas trampas en la interface. Además, en ambas muestras se observa una gran histéresis, de alrededor de 1 V, en el sentido de las agujas del reloj cuando se realiza el segundo barrido, lo que se puede atribuir a un número importante de estados DIGS. Todas las curvas son bastante parecidas y bastantes centradas en 0 V.

Lo siguiente que se midió fue la DLTS de todas las muestras. En la figura 5.4 están los resultados de todo el lote medido.




Figura 5.3: Curvas normalizadas C-V a temperatura ambiente de todas las muestras de Al_3O_2 y HfO_2




Figura 5.4: Perfiles DLTS de todas las muestras de Al_3O_2 y HfO_2

Los perfiles DLTS muestran un gran número de defectos D_{it} , resultado correcto ya que el HfO_2 es más defectivo que el SiO_2 . Obsevando las gráficas se puede decir que la muestra solo compuesta por HfO_2 es la que menos defectos presenta y se puede ver una relación en función del numero de capas, ya que, a mayor número de capas el número de defectos va creciendo. Con esta técnica teóricamente suponemos que todos los defectos están en la interface que forma el dieléctrico que está en contacto con el semiconductor, sin embargo si esto fuera así en las muestras que tienen el óxido de hafnio en contacto con el sustrato deberían de salir perfiles iguales y esto no es así. El motivo es la posible existencia de barreras entre las diferentes capas en las que se almacene e intercambie energía.

Por último, se midieron los transitorios de banda plana, que se reflejan en la figura 5.5.




Figura 5.5: Transitorios de banda plana de todas las muestras de Al_3O_2 y HfO_2

En este caso se dan varias relaciones a la vez, por un lado en las muestras que tienen HfO_2 en contacto con el sustrato presentan un mayor transitorio de banda plana; por otro lado también se muestra que las estructuras que tienen Al_2O_3 en contacto con el electrodo superior tienen una menor tensión de banda plana. De esta forma, como se puede ver las muestras 1, 5 y 6 alcanzan valores superiores a la 3 y 4 con óxido de aluminio en contacto con el sustrato, la muestra 2 tiene HfO_2 en la parte del dieléctrico más cercana al sustrato pero Al_2O_3 cerca del electrodo superior por lo que el valor de tensión es menor. Por todo ello se puede decir que la densidad de carga es mayor cuando esta el óxido de hafnio en la parte superior.

Los transitorios de conductancia (GTT) no fue posible obtenerlos debido a que cuando se ponía en práctica esta técnica, se producía un forming en la muestra, con lo que ya no se pueden medir las características del dieléctrico de una forma fiable al haber cambiado la estructura interna es esta capa aislante. Sin embargo, esta técnica fue incluida debido a que se intentó obtener resultados y es usada en el grupo ya que es necesaria para una caracterización completa.

Además del estudio del dieléctrico también se llevaron a cabo ciclos I-V básicos para ver el comportamiento de las estructuras, así como pruebas de robustez en conjunto con el Institut de Microelectrónica de Barcelona. Para estas pruebas ya fue necesario hacer el forming que iniciase el fenómeno de conmutación resistiva.

Ahora se presentan algunos de los resultados obtenidos en la medida I-V con el forming hecho en las figuras 5.6 y 5.7.

Algunos ejemplos de las pruebas de robustez para las muestras bicapa se pueden ver en la figura 5.8. La tensión de lectura, es decir, la aplicada para ver el estado en el que se encuentra la muestra fue de $V_{READ} = -0,5V$.

Como se comentó en el apartado de técnicas, el resto de métodos de caracterización no se llevaron a cabo debido a que en estas muestras es muy complejo manejar los puntos donde cambia de estado, por lo que no hay mucha repetitividad entre medidas.

5.1. CARACTERIZACIÓN MUESTRAS MULTICAPA CON Al_3O_2 Y HfO_2 CON SUSTRATO TIPO N




Figura 5.6: SET y RESET de la muestra bicapa de 10 nm de HfO_2 y 10 nm de Al_3O_2




Figura 5.7: SET y RESET de la muestra pentacapa




Figura 5.8: Pruebas de robustez de las muestras bicapa de Al_3O_2 y HfO_2 [25]

5.2. Resultados obtenidos con muestras MIM

Este tipo de estructuras, como ya se ha comentado, presentan la ventaja de ser muy estables y por ello se puede hacer una caracterización eléctrica de la estructura completa bastante profunda, ya que los puntos de cambio de estado se mantienen en cada ciclo y esto da lugar a una mayor variedad de experimentos posibles.

Se han analizado un total de 3 muestras con estructura W/Ti - dieléctrico - TiN/Ti, descritas con anterioridad. En este caso se hizo una caracterización eléctrica del comportamiento de la estructura, tanto en la parte en el compartimiento I-V como en el de GC-V.

5.2.1. Caracterización I-V

Todo el proceso de caracterización I-V se realizó con el equipo analizador de parámetros en continua de semiconductores HP4155B. Lo primero que hubo que hacer a todas estas muestras fué el proceso de forming que dará lugar a que se manifieste el RS, todos ellos ocurrieron a polaridades positivas en el entorno de los 2,5 V. Una vez que las muestras están inicializadas, se han realizado una serie de ciclos de medida I-V con el fin de que las estructuras se estabilicen. De no hacer esto, las curvas presentarían algo más de dispersión, aunque también una ventana algo mayor. Los electrodos utilizados tienen una área de $15\mu\text{m} \times 15\mu\text{m}$.

El experimento inicial fue el de medidas de ciclos I-V de la figura 5.9 Con la primera muestra se hicieron 15 ciclos de medida, con la segunda 18 y con la última 17 ciclos.




Figura 5.9: Ciclos marco de las muestras MIM

Se comprobó que el cambio de todas las estructuras MIM estudiadas tenían el SET cuando se aplicaban tensiones positivas al electrodo superior y el estado de RESET se encuentra en polaridades negativas. La primera muestra, con 10 nm de HfO_2 como dieléctrico, presentaba un RESET menos abrupto que las otras 2 por lo que se llevó a tensiones más negativas para asegurarse que el estado había cambiado. Esta bajada más pronunciada seguida de otra más leve en las en las muestras con dos materiales aislantes es posiblemente debida al Al_3O_2 que forma

el dieléctrico y cuanto mayor es su proporción con respecto al HfO_2 la bajada es más abrupta. También se vió que cuando pasaba un tiempo las muestras que contenían Al_3O_2 parece que perdían con el tiempo el estado de SET.

A continuación se pasó a medir la escritura y borrado parciales, presentados en las figuras 5.10 y 5.11.




Figura 5.10: Escritura parcial para las muestras de 10 nm de HfO_2 y de 2 nm de Al_3O_2 y 5 de HfO_2




Figura 5.11: Borrado parcial para las muestras de 10 nm de HfO_2 y de 2 nm de Al_3O_2 y 5 de HfO_2

Como se puede ver en ambas imágenes el control que se puede tener sobre los estados intermedios es muy buena, no obstante hay que comentar que, la ventana en la muestra con óxido de aluminio es mayor por lo que es más fácil distinguir estados intermedios sin embargo tiene una forma más irregular con una mayor variabilidad entre medidas. La otra muestra con 10 nm de

óxido de hafnio presentaba un comportamiento parecido a la de 5 nm, aunque las curvas eran más suaves.

El tercer experimento consistió en obtener la escritura y borrado acumulados de las estructuras. En las figuras 5.12 y 5.13 se visualiza el resultado de estas pruebas.




Figura 5.12: Escritura y borrado acumulados para la muestra de 10 nm de HfO_2




Figura 5.13: Escritura y borrado acumulados para la muestra de 10 nm de HfO_2 y 2 nm de Al_2O_3

Como se puede comprobar en las imágenes, de forma paralela a los experimentos anteriores, el control que se tiene sobre la muestra con solo HfO_2 como dieléctrico es muy bueno, de forma que al hacer la curva en volvente al final del experimento, esta va recorriendo el resto de estados intermedios anteriores. Con respecto a la otra estructura además de la forma más abrupta también es más irregular aunque el control conseguido es bueno.

Lo siguiente que se hizo fue los histerones de corriente de la figura 5.14. La tensión de lectura, donde se comprobaba el estado de la estructura después de haber aplicado un pulso, fue de $V_{READ} = 0,25V$. Esta tensión aplicada para leer el estado de la muestra debía de ser pequeña para no influir con ello en el estado en el que estuviera el filamento conductor.

Se obtienen resultados que siguen las líneas anteriores en cuanto a ventana y estabilidad.

Por último, se estresó las muestras en una prueba de robustez, mostrados en la figura 5.15,




Figura 5.14: Histerones de corriente para las muestras MIM estudiadas


aplicando un gran número de pulsos a tensiones superiores en los que las muestras ya habrían sufrido el SET o RESET y después de cada pulso de tensión más elevado (en valor absoluto) se aplica pulso a una tensión de lectura bajo que no modifique el estado como en el caso anterior, la tensión de lectura fueron 0,2V. Los puntos fueron tomados cada 5 ms.

Posteriormente se realizó otra prueba a las muestras que contenían óxido de aluminio, para comprobar si el paso del tiempo hacía que perdieran el estado, tomando los datos cada 5 minutos.


Con la primera muestra de solo 10 nm de HfO_2 , figura 5.15a se realizaron alrededor de 16000 ciclos de escritura/lectura con una tensión positiva de 1 V y negativa de 1,5 V, aplicada durante el mínimo tiempo que permite el equipo. Se paró en ese número de ciclos pero la muestra aguantó varios miles más.

Con la muestra de 5 nm de HfO_2 y 2 nm de Al_2O_3 , figura 5.15b se realizaron 8000 ciclos antes de que empezase a fallar debido a una ruptura irreversible del dieléctrico. Las tensiones aplicadas variaban entre 1 V y -1,8 V.


La última muestra de 10 nm de HfO_2 y 2 nm de Al_2O_3 , figura 5.15c se llegó a los 14000 ciclos con la muestra todavía en buenas condiciones de funcionamiento. Para reforzar más el estado se sometió la estructura a voltajes de 1 V y -2,5 V.



(a) Robustez muestra 10 nm de HfO_2




(b) Robustez muestra 5 nm de HfO_2 y 2 nm Al_2O_3



(c) Robustez muestra 10 nm de HfO_2 y 2 nm Al_2O_3

Figura 5.15: Robustez de las muestras MIM estudiadas medidas cada 5 ms

Para ver si la retención de información era correcta se tomaron las medidas cada 5 minutos como puede verse en la figura 5.16.



(a) Robustez muestra 5 nm de HfO_2 y 2 nm Al_2O_3 (b) Robustez muestra 10 nm de HfO_2 y 2 nm Al_2O_3

Figura 5.16: Robustez de las muestras MIM con óxido de aluminio estudiadas medidas cada 5 minutos

A la vista de todos los resultados presentados se puede decir que se trata de unas muestras que permiten un gran control sobre su estado y estados intermedios, con un comportamiento previsible y repetitivo y que presentan una robustez importante aunque todavía lejos de los objetivos propuestos para estos dispositivos. El Al tenía el objetivo de aportar una mayor estabilidad a las estructuras, pero como se muestra en este estudio, no ha dado el resultado deseado.

Es algo a destacar también la importancia de los materiales usados para fabricar el dispositivo, ya que en ambos casos los dieléctricos usaban los mismos materiales, HfO_2 y Al_2O_3 , y sin embargo el comportamiento ha sido muy diferente.

5.2.2. Caracterización GC-V

Ahora los experimentos tratarán de caracterizar la respuesta de las estructuras si añadimos una señal ac, con lo que el objetivo será obtener la susceptancia y conductancia que presenta el dispositivo. Este proceso se realizó con el sistema analizados de semiconductores Keithley 4200-SCS. El tamaño de los electrodos con los que se ha experimentado es de $15\mu m \times 15\mu m$. La señal ac aplicada tiene una amplitud de $30 mV_{RMS}$ y la frecuencia se irá ajustando según el experimento.

En primer lugar se analizó la respuesta de la conductividad de la figura 5.17. Inicialmente se eligió una frecuencia de 100kHz y posteriormente se probó con 300 kHz, 50 kHz y 30 kHz.

El resultado que se muestra es para el caso de una frecuencia de 100 kHz, las curvas resultantes para el resto de frecuencias reflejaban unos valores independientes de la frecuencia para las 3 estructuras analizadas. Se puede ver que las curvas siguen el comportamiento de las curvas I-V, algo esperable ya que la corriente que atraviese la estructura va a depender de la conductividad que esta tenga.

A continuación, tal como se hizo para I-V, se analizaron las curvas intentando sacar estados intermedios con experimentos de escritura y borrado parciales y acumulados. En la figura 5.18




Figura 5.17: Curvas de conductancia para las muestras MIM estudiadas

se puede ver el proceso de escritura parcial para la estructura de 10 nm de HfO_2 y la de 5 nm de HfO_2 y 2 nm de Al_2O_3 . En la figura 5.19 las curvas reflejan el borrado acumulado para la muestra de 10 nm de HfO_2 y la de 10 nm de HfO_2 y 2 nm de Al_2O_3 . La frecuencia utilizada fué 100 kHz.




Figura 5.18: Lazos de escritura parcial de conductancia

A la vista de ambas gráficas se puede ver el gran control que se puede tener sobre estados intermedios de estas estructuras con RS, además de que las curvas no presentan mucho ruido y son bastante repetitivas, ya que los experimentos se realizaron varias veces.

Por último, se midieron los histerones de conductancia a 100 kHz y con una tensión de lectura de $V_{READ} = 0V$. Que el estado de la muestra pueda ser medido a 0 V quiere decir que no es necesario un consumo de potencia, lo que puede ser muy beneficioso en un futuro desarrollo de dispositivos. Los histerones de las 3 muestras estan en la figura 5.20.




Figura 5.19: Borrado acumulado de la conductancia




Figura 5.20: Histerones de conductancia de las muestras MIM

Parte III

Conclusiones

Capítulo 6

Conclusiones y Líneas Futuras

Por último se extraerán las conclusiones y se enumerarán las metas alcanzadas tras realizar la experimentación y el análisis de los resultados obtenidos. Durante el transcurso de este proyecto han sido adquiridas una serie de competencias en materia de investigación que serán comentadas, tanto a nivel de preparación y estudio teórico del campo en el que se va a investigar como el aprendizaje de las técnicas que posteriormente han sido usadas en la experimentación. Además se mostrarán las líneas futuras con las que continuar este trabajo.

6.1. Objetivos Cumplidos

Habiendo finalizado este proyecto, se debe volver al principio de este donde se marcaron una serie de objetivos que iban a ser perseguidos.

En primer lugar se planteaba el estudio de los fundamentos de las memorias RRAM y la capa dieléctrica, y de los resultados ya publicados. Esto se refleja en el primer capítulo que cuenta los principios básicos de esta tecnología, que ha sido posible mediante la lectura de publicaciones científicas, tanto artículos como libros, en este ámbito. En segundo se buscaba aprender el manejo de los diferentes equipos y técnicas, tanto para conocer la creación de las muestras como para caracterizarlas. Para ello se buscó información acerca de todo ello en los manuales de usuario de los equipos y en tesis doctorales realizadas en el propio grupo de investigación. Como tercera meta y apoyándose en la consecución de los objetivos anteriores se persiguió la caracterización eléctrica, que se puede ver en los diferentes resultados mostrados en este trabajo. Para finalizar se estudiaron los resultados obtenidos teniendo en cuenta los conocimientos previos para intentar entender este fenómeno y estructuras memresistivas.

El objetivo global era el estudio por medio de la caracterización eléctrica, de estructuras MIS y MIM con las que fabricar una nueva tecnología que permita el desarrollo de sistemas cada vez más potentes. Se puede decir que este objetivo ha sido conseguido y que ahora se debería poder dar un siguiente paso en el desarrollo de esta tecnología a partir de estos resultados.

6.2. Competencias Adquiridas

El hecho de que este trabajo haya sido realizado en el seno del Grupo de Caracterización de Materiales y Dispositivos Electrónicos de la Universidad de Valladolid me ha aportado grandes enseñanzas en diferentes ámbitos. Dada la larga trayectoria docente e investigadora de los componentes que forman el grupo, ha sido un apoyo muy importante para una buena formación. He tenido la posibilidad de colaborar activamente con el grupo, además de que me ha dado la posibilidad de tener la experiencia de hacer contribuciones científicas en forma de artículos y congresos.

Por supuesto tengo que destacar los conocimientos teóricos y técnicos adquiridos con la realización de este proyecto, usados en actualmente utilizados en empresas en el sector de la microelectrónica.

Por ello la experiencia vivida con la realización de este trabajo de final de máster ha sido muy enriquecedora.

6.3. Conclusiones

Como conclusiones generales acerca del estudio de los memristores se puede extraer que:

- Las estructuras que presentan un carácter bipolar pueden ser menos dificultosas a la hora de experimentar con ellas, ya que, los procesos de SET y RESET se dan para polaridades diferentes, además de ser más robustas.
- La existencia de lazos internos al ciclo marco, lo que prueba que hay estados intermedios. Por ello, podemos decir que tendremos un gran control sobre el estado de la celda. Esto es algo que puede ser muy beneficioso para el desarrollo de innumerables aplicaciones en memorias, circuitos analógicos, redes neuronales hardware, ..
- Estudiar la interface de las estructuras MIS es vital a la hora de poder desarrollar sistemas con este tipo de estructuras debido a que tiene una serie de características, buscadas o no en su creación, que afectan a su comportamiento. Esto puede afectar positiva o negativamente al funcionamiento. Por lo que con estructuras MIM tendrán un comportamiento más previsible en principio.

6.4. Líneas Futuras

Como líneas futuras de este trabajo se puede destacar el seguir experimentando con este tipo de estructuras MIS y MIM con el fin de recopilar una mayor cantidad de información y entender el funcionamiento de estas por completo. Esto conllevará que las muestras bajo estudio esten formadas por otros materiales con el fin de ver si se dan los mismos mecanismos y cual es el mejor candidato o candidatos para desarrollar sistemas más complejos y potentes. También es muy recomendable el desarrollo y uso de nuevas técnicas y experimentos para poder profundizar

más en estos dispositivos, además del trabajo en paralelo y puesta en común de los resultados con los grupos con las que el grupo ya colabora.

El objetivo de todo el trabajo en este campo es mejorar la tecnología y sistemas actuales mediante la creación de dispositivos más potentes, rápidos y flexibles; debido a esto es un tema que atra gran atención en el mundo científico.

Parte IV

Apéndices y Bibliografía

Apéndice A

Publicaciones como coautor

Durante el desarrollo de este trabajo y colaboración con el grupo de investigación, he participado en algunas publicaciones científicas y congresos como coautor de estas. A continuación se refleja la lista de publicaciones y congresos:

- *The Role of Defects in the Resistive Switching Behavior of Ta₂O₅-TiO₂-Based Metal-Insulator-Metal (MIM) Devices for Memory Applications*

Revista: JEM (Journal of Electronic Materials). The Minerals, Metals & Materials Society 2018.

Vol. 47, pp:1 - 6.

Autores: S. Dueñas, H. Castán, H. García, O. G. Ossorio, L. A. Domínguez, H. Seemen, A. Tamm, K. Kukli and J. Aarik

- *Experimental Observation of Negative Susceptance in HfO₂-Based RRAM Devices*

Revista: IEEE Electron Device Letters. IEEE Electron Devices Society

Vol. 38, N° 9. pp:1216 - 1219.

Autores: S. Dueñas, H. Castán, H. García, Óscar G. Ossorio, Luis A. Domínguez and E. Miranda

- *Accurate control of admittance parameters of RRAM devices during writing and erasing operations*

Congreso: International Conference on Memristive Materials, Devices & Systems

MEMRISYS Abril 2017 - Atenas, Grecia

Autores: Salvador Duenas, Oscar G. Ossorio, Luis A. Dominguez, Helena Castan, Hector Garcia, Enrique Miranda, Mireia B. Gonzalez, Francesca Campabadal

- *The role of defects on the resistive switching behavior of Ta₂O₅ - TiO₂ based metal-insulator-metal (MIM) devices for memory applications*

Congreso: 17th International Conference on Defects-Recognition, Imaging and Physics in Semiconductors

DRIP Octubre 2017 - Valladolid, España

Autores: S. Duenas, H. Castán, H. García, O. G. Ossorio, L. A. Domínguez, K. Kalam, H. Seemen, U. Joost, A. Tamm, K. Kukli

■ ***Admittance memory cycles of Ta_2O_5 : ZrO_2 -based RRAM devices***

Congreso: XXXII Conference on Design of Circuits and Integrated Systems

DCIS Noviembre 2017 - Barcelona, España

Autores: S. Dueñas, H. Castán, O. G. Ossorio, L. A. Domínguez, H. García, K. Kalam, K. Kukli, M. Ritala, and M. Leskelä

■ ***Anti-series and anti-parallel resistive switching structures with selectable set and reset voltage polarities***

Congreso: 12th Spanish Conference on Electron Devices

CDE Noviembre 2018 - Salamanca, España. Actualmente en revisión

Autores: H. García, L. A. Domínguez, H. Castán and S. Dueñas

■ ***Control of the set and reset voltage polarity in resistive-switching structures***

Enviado a IEEE Transactions on Electron Devices. Actualmente en revisión

Autores: H. García, L. A. Domínguez, H. Castán and S. Dueñas

Bibliografía

- [1] M. Di Ventra, Y. V. Pershin, and L. O. Chua. Circuit elements with memory: Memristors, memcapacitors, and meminductors. *Proceedings of the IEEE*, 97(10):1717–1724, Oct 2009.
- [2] L. O. Chua. Memristor - the missing circuit element. *IEEE Transactions on Circuit Theory*, 18(5):507–519, Sep 1971.
- [3] Strukov, Dmitri B., Snider, Gregory S, and Williams R. The missing memristor found. *Nature*, 453(10), May 2008.
- [4] Héctor García García. *Caracterización de dieléctricos de alta permitividad crecidos mediante ALD, HPRS y ECR-CVD*. PhD thesis, Departamento de Electricidad y Electrónica. Universidad de Valladolid, 2006.
- [5] Rainer Waser. *Nanoelectronics and Information Technology: Advanced Electronic Materials and Novel Devices*. John Wiley & Sons, Inc., New York, NY, USA, third edition edition, 2003.
- [6] Enrique Mandado Pérez. Unidades de emoria digitales. *Electrónica Digital*. Departamento de Tecnología Electrónica. Escuelas Técnicas de Ingenieros. Universidad de Vigo.
- [7] Helena Castán Lanaspá. *Subsistemas integrados: Almacenamiento de datos. Diseño de Circuitos y Sistemas Mixtos*. Escuela Técnica Superior de Ingenieros de Telecomunicación. Universidad de Valladolid.
- [8] Doo Seok Jeong, Reji Thomas, RS Katiyar, JF Scott, H Kohlstedt, A Petraru, and Cheol Seong Hwang. Emerging memories: resistive switching mechanisms and current status. *Reports on progress in physics*, 75(7):076502, 2012.
- [9] Jesus M. Hernández Mangas. *Microcontroladores y dsps. Microcontroladores y DSPs*. Escuela Técnica Superior de Ingenieros de Telecomunicación. Universidad de Valladolid.
- [10] Jianyong Ouyang. *Emerging Resistive Switching Memories*. Springer. Department of Materials Science National University of Singapore. Singapore. Singapore, 2016.
- [11] Daniele Ielmini. Resistive switching memories based on metal oxides: mechanisms, reliability and scaling. *Semiconductor Science and Technology*, 31(6):063002, 2016.

- [12] 43rd IEEE Semiconductor Interface Specialists Conference, Tutorial SISC San Diego. *Resistive switching materials and devices for future memory applications*, Dec 2012.
- [13] H. Castán, S. Dueñas, A. Sardiña, H. García, T. Arroval, A. Tamm, T. Jõgiaas, K. Kukli, and J. Aarik. *Thin Film Processes - Artifacts on Surface Phenomena and Technological Facets. Chapter 9: RRAM Memories with ALD High-K Dielectrics: Electrical Characterization and Analytical Modeling*. InTech, 2017.
- [14] Lissa María Fuentes Díaz. Estudio de capas delgadas de dieléctricos de alta permitividad depositadas por ald, 2014.
- [15] Mark Borgerding. *Model 4200-SCS Semiconductor Characterization System Reference Manual KTE Interactive Version 8.2*, 2011.
- [16] Hewlett-Packard. *Semiconductor Parameter Analyzer User's Task Guide*, 1995.
- [17] Oxford Instruments. *Optistat DN2 Variable Temperature Liquid Nitrogen Cryostat Operator's Handbook*, 2013.
- [18] Oxford Instruments Superconductivity. *ITC 503 Temperature Controller Operator's Handbook*, 2000.
- [19] Inc. Keithley Instruments. *Model 6517 Electrometer Service Manual*, 1995.
- [20] Boonton Electronics Corporation. *Instruction Manual Model 72B Capacitance Meter*, 1983.
- [21] Princeton Applied Research Corporation. *Model 72B Lock-In Amplifier Instruction Manual*, 1989.
- [22] T. Suntola and J. Antson. Method for producing compound thin films, 1974. US4058430A.
- [23] Alfonso Gómez Bravo. *Caracterización de dieléctricos de alta permitividad para su aplicación en tecnologías nanométricas*. PhD thesis, Departamento de Electricidad y Electrónica. Universidad de Valladolid, 2011.
- [24] *Advanced electrical characterization of atomic layer deposited Al₂O₃ MIS-based structures*, 2017.
- [25] Martí Muñoz Mallol. Resistive switching investigation of *al₂o₃/hfo₂*-based mis structures, 2017.