Mostrar el registro sencillo del ítem
dc.contributor.advisor | Sahelices Fernández, Benjamín | es |
dc.contributor.author | Lamela Pérez, Adrián | |
dc.contributor.editor | Universidad de Valladolid. Escuela de Ingeniería Informática de Valladolid | es |
dc.date.accessioned | 2019-10-25T18:10:38Z | |
dc.date.available | 2019-10-25T18:10:38Z | |
dc.date.issued | 2019 | |
dc.identifier.uri | http://uvadoc.uva.es/handle/10324/38768 | |
dc.description.abstract | Aunque el fenómeno de la conmutación resistiva es conocido desde hace bastante tiempo, es de gran interés en la actualidad, tanto en el campo científico como tecnológico. Unas memorias basadas en este fenómeno, conocidas como Resistive RAM o RRAM, son unas de las más prometedoras para sustituir tanto a las memorias no volátiles Flash como a las volátiles SRAM y DRAM. En gran parte se debe a las buenas características que poseen en términos de densidad, velocidad, consumo energético y durabilidad. Las memorias RRAM son no volátiles, por lo que no necesitan energía continua para mantener la información almacenada en un estado consistente, y pueden llegar a tener capacidad de terabytes. Poco a poco se están desarrollando aplicaciones más y más exigentes, especialmente con el auge del Big Data, que requerirán capacidades muy superiores a las que podemos encontrar hoy en día. El principal inconveniente en comparación con las memorias DRAM comercializadas actualmente es que son del orden de 10 veces más lentas. Parece buena idea considerar una memoria tradicional, más rápida pero más pequeña, como una caché sobre una RRAM más grande. Esto permitiría un aumento significativo de la velocidad de acceso sin renunciar a las ventajas de las memorias resistivas. Lo mencionado establece el objetivo principal de este Trabajo Fin de Grado: determinar una pequeña arquitectura que permita configurar una memoria SDRAM sobre una memoria RRAM. El sistema que se pretende construir no sólo describirá la memoria SDRAM como caché de una RRAM, sino que el grueso del trabajo pasa por desarrollar una técnica de reconocimiento de patrones para predecir los accesos futuros y reducir el tiempo global del sistema. Concretamente, este sistema de prebúsqueda, aunque se detallará más adelante, pasa por distinguir patrones de comportamiento en los accesos, asociados con las zonas de memoria donde se producen, y examinar cada uno de ellos por separado. En el Capítulo 2 se abordan temas relacionados con la tecnología de las memorias, necesario para comprender correctamente el resto de la memoria. En el Capítulo 3 se encuentra una descripción sobre cómo se obtienen los datos necesarios para el diseño de esta prebúsqueda. En el Capítulo 4 se emplean técnicas de clustering para agrupar diferentes aplicaciones de las que se tienen datos en función de la localidad temporal y algorítmica. Finalmente, en el Capítulo 5 se desarrolla un procedimiento de reconocimiento de patrones y un sistema de prebúsqueda basado en un modelo oculto de Markov y diversos modelos lineales. | es |
dc.format.mimetype | application/pdf | es |
dc.language.iso | spa | es |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject.classification | Reconocimiento de patrones | es |
dc.subject.classification | SDRAM | es |
dc.subject.classification | RRAM | es |
dc.title | Gestión de caché SDRAM en una jerarquía no volátil RRAM | es |
dc.type | info:eu-repo/semantics/bachelorThesis | es |
dc.description.degree | Grado en Ingeniería Informática | es |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
Ficheros en el ítem
Este ítem aparece en la(s) siguiente(s) colección(ones)
- Trabajos Fin de Grado UVa [28871]
La licencia del ítem se describe como Attribution-NonCommercial-NoDerivatives 4.0 Internacional