RT info:eu-repo/semantics/bachelorThesis
T1 Gestión de caché SDRAM en una jerarquía no volátil RRAM
A1 Lamela Pérez, Adrián
A2 Universidad de Valladolid. Escuela de Ingeniería Informática de Valladolid
K1 Reconocimiento de patrones
K1 SDRAM
K1 RRAM
AB Aunque el fenómeno de la conmutación resistiva es conocido desde hace bastante tiempo, esde gran interés en la actualidad, tanto en el campo científico como tecnológico. Unas memoriasbasadas en este fenómeno, conocidas como Resistive RAM o RRAM, son unas de las másprometedoras para sustituir tanto a las memorias no volátiles Flash como a las volátiles SRAM yDRAM. En gran parte se debe a las buenas características que poseen en términos de densidad,velocidad, consumo energético y durabilidad.Las memorias RRAM son no volátiles, por lo que no necesitan energía continua para mantener lainformación almacenada en un estado consistente, y pueden llegar a tener capacidad de terabytes.Poco a poco se están desarrollando aplicaciones más y más exigentes, especialmente con el auge delBig Data, que requerirán capacidades muy superiores a las que podemos encontrar hoy en día. Elprincipal inconveniente en comparación con las memorias DRAM comercializadas actualmente esque son del orden de 10 veces más lentas. Parece buena idea considerar una memoria tradicional,más rápida pero más pequeña, como una caché sobre una RRAM más grande. Esto permitiríaun aumento significativo de la velocidad de acceso sin renunciar a las ventajas de las memoriasresistivas.Lo mencionado establece el objetivo principal de este Trabajo Fin de Grado: determinar unapequeña arquitectura que permita configurar una memoria SDRAM sobre una memoria RRAM.El sistema que se pretende construir no sólo describirá la memoria SDRAM como caché de unaRRAM, sino que el grueso del trabajo pasa por desarrollar una técnica de reconocimiento depatrones para predecir los accesos futuros y reducir el tiempo global del sistema. Concretamente,este sistema de prebúsqueda, aunque se detallará más adelante, pasa por distinguir patrones decomportamiento en los accesos, asociados con las zonas de memoria donde se producen, y examinarcada uno de ellos por separado.En el Capítulo 2 se abordan temas relacionados con la tecnología de las memorias, necesario paracomprender correctamente el resto de la memoria. En el Capítulo 3 se encuentra una descripciónsobre cómo se obtienen los datos necesarios para el diseño de esta prebúsqueda. En el Capítulo 4se emplean técnicas de clustering para agrupar diferentes aplicaciones de las que se tienen datosen función de la localidad temporal y algorítmica. Finalmente, en el Capítulo 5 se desarrolla unprocedimiento de reconocimiento de patrones y un sistema de prebúsqueda basado en un modelooculto de Markov y diversos modelos lineales.
YR 2019
FD 2019
LK http://uvadoc.uva.es/handle/10324/38768
UL http://uvadoc.uva.es/handle/10324/38768
LA spa
DS UVaDOC
RD 19-abr-2024