TY  - THES 
A3  - Pablo Gómez, Santiago de
AU  - Sanz Cabreros, David
PY  - 2017
UR  - http://uvadoc.uva.es/handle/10324/23478
AB  - El proyecto se centra en el diseño y desarrollo de un simulador de circuitos digitales para su integración en un compilador de diagramas ASM, capaz de simular un circuito digital descrito en lenguaje Verilog, mostrando al usuario tras su ejecución el...
LA  - spa
KW  - Circuitos digitales
TI  - Desarrollo de un simulador de circuitos digitales integrado en un compilador de diagramas ASM
M3  - info:eu-repo/semantics/bachelorThesis
ER  -