RT info:eu-repo/semantics/bachelorThesis
T1 Sistema de ejecución y coordinación de CPUs en el modelo Controller de programación paralela heterogénea
A1 Alonso Pascual, Sergio
A2 Universidad de Valladolid. Escuela de Ingeniería Informática de Valladolid
K1 Computación paralela heterogénea
K1 Meta-programación
K1 Computación de alto rendimiento
AB Actualmente, la programación paralela basa sus soluciones sobre todos los tipos dehardware existentes. Esto da lugar a plataformas heterogéneas que hacen uso decoprocesadores. Esta tendencia se puede ver claramente en los supercomputadores máspotentes del mundo en el TOP500. Uno de los desafíos que tiene gestionar y obtenereficiencia de una aplicación ejecutada en estos sistemas es la gestión de memoria. Loscoprocesadores tienen su propio espacio de memoria, separado de la memoria de la máquinadonde están instalados.En este contexto, surgen diversas propuestas para facilitar al programador el uso de estosrecursos. Una de estas propuestas es el modelo Controllers del grupo de investigaciónTrasgo, que permite el solapamiento de operaciones de comunicación y computación enaceleradores hardware así como gestión automática de las transferencias de memoria entreel host y el acelerador hardware. En la actualidad, el modelo Controllers soporta el uso delos modelos de programación paralelos CUDA y OpenCL con dispositivos GPU (GraphicProcessing Unit).Este trabajo propone una extensión del modelo de programación Controllers a través de unnuevo backend que permita que uno o varios núcleos de uno o varios procesadores, seutilicen como unidades de cómputo de forma transparente al usuario. También se realiza unestudio experimental para medir el rendimiento del nuevo backend.
YR 2020
FD 2020
LK http://uvadoc.uva.es/handle/10324/43962
UL http://uvadoc.uva.es/handle/10324/43962
LA spa
DS UVaDOC
RD 08-jun-2024