• español
  • English
  • français
  • Deutsch
  • português (Brasil)
  • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Browse

    All of UVaDOCCommunitiesBy Issue DateAuthorsSubjectsTitles

    My Account

    Login

    Statistics

    View Usage Statistics

    Share

    View Item 
    •   UVaDOC Home
    • FINAL DEGREE PROJECTS
    • Trabajos Fin de Grado UVa
    • View Item
    •   UVaDOC Home
    • FINAL DEGREE PROJECTS
    • Trabajos Fin de Grado UVa
    • View Item
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano

    Export

    RISMendeleyRefworksZotero
    • edm
    • marc
    • xoai
    • qdc
    • ore
    • ese
    • dim
    • uketd_dc
    • oai_dc
    • etdms
    • rdf
    • mods
    • mets
    • didl
    • premis

    Citas

    Por favor, use este identificador para citar o enlazar este ítem:http://uvadoc.uva.es/handle/10324/17468

    Título
    Desarrollo de un modelo de programación para simplificar el uso de aceleradores hardware
    Autor
    Alonso Mayo, Alejandro
    Director o Tutor
    Ortega Arranz, HéctorAutoridad UVA
    González Escribano, ArturoAutoridad UVA
    Editor
    Universidad de Valladolid. Escuela Técnica Superior de Ingeniería InformáticaAutoridad UVA
    Año del Documento
    2016
    Titulación
    Grado en Ingeniería Informática
    Abstract
    Hoy en día el uso de aceleradores hardware, como las GPUs o las XeonPhi entre otros, está cada vez más extendido dentro del contexto de la computación de alto rendimiento. Desarrollar aplicaciones que usen estos aceleradores puede ser una tarea compleja, sobretodo si dicha aplicación conlleva una gestión no trivial de transferencias de memoria o una compleja configuración del dispositivo. En este proyecto se pretende desarrollar una biblioteca para el desarrollo de aplicaciones que usen aceleradores hardware. Esta biblioteca pretende liberar al programador de tediosas tareas como la gestión de transferencias, configuración del acelerador y la sincronización, entre otros, a la vez que se evitan posibles fallos de una incorrecta gestión manual.
    Materias (normalizadas)
    [Pendiente de asignar]
    Idioma
    spa
    URI
    http://uvadoc.uva.es/handle/10324/17468
    Derechos
    openAccess
    Collections
    • Trabajos Fin de Grado UVa [31077]
    Show full item record
    Files in this item
    Nombre:
    TFG-G1743.pdf
    Tamaño:
    2.113Mb
    Formato:
    Adobe PDF
    Thumbnail
    FilesOpen
    Attribution-NonCommercial-NoDerivatives 4.0 InternationalExcept where otherwise noted, this item's license is described as Attribution-NonCommercial-NoDerivatives 4.0 International

    Universidad de Valladolid

    Powered by MIT's. DSpace software, Version 5.10