Caracterización de memoria transaccional hardware sobre procesadores Intel

Abstract

La memoria transaccional es un tema recurrente en la investigación, visto como posible soluci´on simple al problema de la concurrencia. Esta técnica promete hacer los accesos concurrentes a recursos compartidos lo más rápido posibles sin perder la corrección de los programas que los usan, evitando bloqueos en el acceso hasta que realmente se produzca un conflicto, momento en el que la transacción será abortada para evitar errores, dándonos la opción de recuperarnos. En este trabajo nos centramos en la implementación que por primera vez Intel hace disponible en sus procesadores de última generación dirigidos a consumidores domésticos. Las instrucciones TSX permiten acceder a memoria transaccional implementada directamente en el hardware, con considerables mejoras del rendimiento y sin aumentar la dificultad a la hora del desarrollo. Para soportar estas afirmaciones, en este trabajo compararemos las características, implemetación, rendimiento y comportamiento de la memoria transaccional frente a una ejecución más tradicional con cierres de exclusión mutua. Usaremos para ello un benchmark sintético que simula una base de datos de un servidor web concurrido, situación que pensamos que podría beneficiarse de una implementación con memoria transaccional. Esta experimentación estará precedida por una introducción al contexto del problema y la historia de la memoria transaccional hardware.