• español
  • English
  • français
  • Deutsch
  • português (Brasil)
  • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Browse

    All of UVaDOCCommunitiesBy Issue DateAuthorsSubjectsTitles

    My Account

    Login

    Statistics

    View Usage Statistics

    Share

    View Item 
    •   UVaDOC Home
    • FINAL DEGREE PROJECTS
    • Trabajos Fin de Grado UVa
    • View Item
    •   UVaDOC Home
    • FINAL DEGREE PROJECTS
    • Trabajos Fin de Grado UVa
    • View Item
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano

    Export

    RISMendeleyRefworksZotero
    • edm
    • marc
    • xoai
    • qdc
    • ore
    • ese
    • dim
    • uketd_dc
    • oai_dc
    • etdms
    • rdf
    • mods
    • mets
    • didl
    • premis

    Citas

    Por favor, use este identificador para citar o enlazar este ítem:http://uvadoc.uva.es/handle/10324/20942

    Título
    Caracterización de memoria transaccional hardware sobre procesadores Intel
    Autor
    Rosa Martín, Adrián de la
    Director o Tutor
    Sahelices Fernández, BenjamínAutoridad UVA
    Editor
    Universidad de Valladolid. Escuela Técnica Superior de Ingeniería InformáticaAutoridad UVA
    Año del Documento
    2016
    Titulación
    Grado en Ingeniería Informática
    Abstract
    La memoria transaccional es un tema recurrente en la investigación, visto como posible soluci´on simple al problema de la concurrencia. Esta técnica promete hacer los accesos concurrentes a recursos compartidos lo más rápido posibles sin perder la corrección de los programas que los usan, evitando bloqueos en el acceso hasta que realmente se produzca un conflicto, momento en el que la transacción será abortada para evitar errores, dándonos la opción de recuperarnos. En este trabajo nos centramos en la implementación que por primera vez Intel hace disponible en sus procesadores de última generación dirigidos a consumidores domésticos. Las instrucciones TSX permiten acceder a memoria transaccional implementada directamente en el hardware, con considerables mejoras del rendimiento y sin aumentar la dificultad a la hora del desarrollo. Para soportar estas afirmaciones, en este trabajo compararemos las características, implemetación, rendimiento y comportamiento de la memoria transaccional frente a una ejecución más tradicional con cierres de exclusión mutua. Usaremos para ello un benchmark sintético que simula una base de datos de un servidor web concurrido, situación que pensamos que podría beneficiarse de una implementación con memoria transaccional. Esta experimentación estará precedida por una introducción al contexto del problema y la historia de la memoria transaccional hardware.
    Materias (normalizadas)
    [Pendiente de asignar]
    Idioma
    spa
    URI
    http://uvadoc.uva.es/handle/10324/20942
    Derechos
    openAccess
    Collections
    • Trabajos Fin de Grado UVa [31012]
    Show full item record
    Files in this item
    Nombre:
    TFG-G2257.zip
    Tamaño:
    12.92Mb
    Formato:
    application/zip
    FilesOpen
    Attribution-NonCommercial-NoDerivatives 4.0 InternationalExcept where otherwise noted, this item's license is described as Attribution-NonCommercial-NoDerivatives 4.0 International

    Universidad de Valladolid

    Powered by MIT's. DSpace software, Version 5.10