Sistema de ejecución y coordinación de CPUs en el modelo Controller de programación paralela heterogénea

Abstract

Actualmente, la programación paralela basa sus soluciones sobre todos los tipos de hardware existentes. Esto da lugar a plataformas heterogéneas que hacen uso de coprocesadores. Esta tendencia se puede ver claramente en los supercomputadores más potentes del mundo en el TOP500. Uno de los desafíos que tiene gestionar y obtener eficiencia de una aplicación ejecutada en estos sistemas es la gestión de memoria. Los coprocesadores tienen su propio espacio de memoria, separado de la memoria de la máquina donde están instalados. En este contexto, surgen diversas propuestas para facilitar al programador el uso de estos recursos. Una de estas propuestas es el modelo Controllers del grupo de investigación Trasgo, que permite el solapamiento de operaciones de comunicación y computación en aceleradores hardware así como gestión automática de las transferencias de memoria entre el host y el acelerador hardware. En la actualidad, el modelo Controllers soporta el uso de los modelos de programación paralelos CUDA y OpenCL con dispositivos GPU (Graphic Processing Unit). Este trabajo propone una extensión del modelo de programación Controllers a través de un nuevo backend que permita que uno o varios núcleos de uno o varios procesadores, se utilicen como unidades de cómputo de forma transparente al usuario. También se realiza un estudio experimental para medir el rendimiento del nuevo backend.

Currently, parallel programming bases its solutions on all types of existing hardware. This results in heterogeneous platforms that make use of coprocessors. This trend can be clearly seen in the world's most powerful supercomputers in the TOP500. These systems present a series of challenges when developing applications using these devices efficiently, one of them is memory management. Coprocessors have their own memory space, separate from the memory of the machine where they are installed. In this context, various proposals arise to make it easier for the programmer to use these resources. One of these proposals is the Controllers model developed by Trasgo research group which allows the overlapping of communication and computing operations in hardware accelerators as well as automatic management of memory transfers between the host and the accelerator. Currently, the Controller model supports the use of CUDA and OpenCL with GPU (Graphic Processing Unit) devices. This work proposes an extension of the Controllers programming model in the form of a new backend that allows one or more cores of one or more processors to be used as computing units in a transparent way to the user. An experimental study is also done to measure the performance of the new backend.