dc.contributor.author | Lara-Mongil, Víctor | |
dc.contributor.author | Taboada-Romero, Ismael | |
dc.contributor.author | Rodríguez Gutiez, Eduardo | |
dc.contributor.author | Torres de la Sierra, Yuri | |
dc.contributor.author | González Escribano, Arturo | |
dc.contributor.author | Llanos Ferraris, Diego Rafael | |
dc.date.accessioned | 2024-10-23T08:08:24Z | |
dc.date.available | 2024-10-23T08:08:24Z | |
dc.date.issued | 2019 | |
dc.identifier.citation | XXX Jornadas de Paralelismo (JP 2019), Cáceres, España, 18 a 20 de septiembre de 2019 | es |
dc.identifier.isbn | 978-84-09-12127-4 | es |
dc.identifier.uri | https://uvadoc.uva.es/handle/10324/70909 | |
dc.description | Producción Científica | es |
dc.description.abstract | Los coprocesadores de alto rendimiento, como las Unidades de Procesamiento Gráfico (GPUs), presentan un ratio alto entre rendimiento y coste jun-to con un bajo consumo de energía. Por ello, los sistemas heterogéneos que los incluyen han experimentado un crecimiento significativo. Sin embargo, la programación de estos dispositivos sigue suponiendo un reto. Uno de los problemas está relacionado con la gestión de la memoria. Estos dispositivos tiene su propio espacio de memoria y es necesario realizar costosas transferencias de datos entre la máquina anfitriona y el dispositivo. En este trabajo proponemos una novedosa solución en tiempo de ejecución que analiza las dependencias de las diferentes transferencia de datos, ejecución de kernels y operaciones de host, solapándolas, en la medida de lo posible, de forma automática. Esta solución puede ocultar las latencias de forma transparente, mejorando significativamente el rendimiento de la aplicación. La técnica propuesta está implementada en el modelo de programación de Controllers para plataformas heterogéneas. Presentamos un estudio experimental que compara programas desarrollados utilizando nuestra solución con programas desarrollados con CUDA y OpenCL. Las versiones implementadas consideran tanto transferencias síncronas como asíncronas. El estudio muestra que la abstracción propuesta introduce un sobrecoste despreciable, mientras que mejora el tiempo de ejecución y reduce el esfuerzo de desarrollo del pro-grama, evitando el uso explícito de mecanismo de asincronía. Los resultados ofrecen hasta un 44.6% de reducción del tiempo de ejecución de una aplicación real de retransmisión de vídeo, debido al solapamiento de las transferencias de datos y la ejecución de los kernels. | es |
dc.format.extent | 10 p. | es |
dc.format.mimetype | application/pdf | es |
dc.language.iso | spa | es |
dc.publisher | Servicio de Publicaciones de la Universidad de Extremadura | es |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.subject | Informática | es |
dc.subject.classification | Computación heterogénea | es |
dc.subject.classification | Sistemas en tiempo de ejecución | es |
dc.subject.classification | Ocultación de latencia | es |
dc.subject.classification | Ejecución asíncrona | es |
dc.title | Transferencias de datos asíncronas y transparentes en plataformas heterogéneas | es |
dc.type | info:eu-repo/semantics/conferenceObject | es |
dc.identifier.doi | 10.5281/zenodo.11213369 | es |
dc.relation.publisherversion | https://dehesa.unex.es/handle/10662/9626 | es |
dc.title.event | XXX Jornadas de Paralelismo (JP 2019) | es |
dc.type.hasVersion | info:eu-repo/semantics/publishedVersion | es |
dc.subject.unesco | 1203 Ciencia de Los Ordenadores | es |
dc.subject.unesco | 3304 Tecnología de Los Ordenadores | es |