2026-05-05T11:17:40Zhttps://uvadoc.uva.es/oai/request

oai:uvadoc.uva.es:10324/709252024-10-25T19:02:42Zcom_10324_38col_10324_852

00925njm 22002777a 4500 dc Aparicio Merino, Javier author 2024 Durante los últimos 20 años se ha observado un crecimiento emergente de las tecnologías basadas en memristores para reemplazar o complementar a las memorias flash y RAM que se utilizan extensivamente hoy en día. En un memristor, o memoria resistiva, la resistencia es una variable que puede ser modificada mediante pulsos eléctricos adecuados. Estos dispositivos ofrecen también la posibilidad de diseñar funciones lógicas multinivel con propiedades, integración, consumo y velocidad muy superiores a los circuitos lógicos binarios convencionales. En este trabajo de fin de grado se persiguen dos objetivos principales: realizar una actualización documental del estado del arte de la lógica multinivel basada en memristores; diseñar y simular celdas lógicas combinacionales multi-nivel a partir de dispositivos reales fabricados para y medidos por el Grupo de Caracterización de Materiales y Dispositivos Electrónicos (GCME). Los datos experimentales ya disponibles serán utilizados para la simulación de las celdas lógicas. Over the past 20 years, there has been an emerging growth in memristor-based technologies to replace or complement the extensively used flash and RAM memories. In a memristor or resistive memory, the resistance is a variable that can be modified by appropriate electrical pulses. These devices also offer the possibility of designing multilevel logic functions with properties, integration, consumption and speed far superior to conventional binary logic circuits. This project aims to achieve two main objectives: to perform a documentary update of the state of the art of memristor-based multilevel logic; and to design and simulate multilevel combinational logic cells based on real devices fabricated and measured by the Materials and Electronic Devices Characterization Group. The already available experimental data will be used for the simulation of the logic cells. https://uvadoc.uva.es/handle/10324/70925 Estudio de familias lógicas multinivel basadas en materiales y dispositivos memristivos