RT info:eu-repo/semantics/bachelorThesis
T1 Implementación del RV32IM monociclo en  VHDL
A1 Mendoza González, Jorge
A2 Universidad de Valladolid. Escuela de Ingenierías Industriales
K1 FPGA
K1 RISC-V
K1 VHDL
K1 Circuitos de multiplicación
K1 Basys 3 Artix-7
K1 3307 Tecnología Electrónica
AB El objetivo primordial de este trabajo es el diseño del circuito en lenguaje VHDL y la implementación sobre la placa Basys 3 Artix-7 de un procesador RISC-V de 32 bits monociclo que incluya la extensión para realizar la multiplicación y la división (RV32IM). Se realiza el diseño del circuito del Multiplicador de Árbol de Wallace, el cual se genera mediante una aplicación desarrollada en C++.Los tres circuitos de multiplicación analizados para implementar en el procesador son: Multiplicador Paralelo CSA planteado por Deschamps, el circuito de multiplicación que sintetiza Xilinx y el Multiplicador de Árbol de Wallace desarrollado en este trabajo. Las características que se compararán de los multiplicadores serán los recursos hardware empleados y el tiempo derespuesta.
YR 2022
FD 2022
LK https://uvadoc.uva.es/handle/10324/54239
UL https://uvadoc.uva.es/handle/10324/54239
LA spa
NO Departamento de Tecnología Electrónica
DS UVaDOC
RD 16-jul-2024