RT info:eu-repo/semantics/bachelorThesis
T1 Implementación del procesador RV321 en el programa Logisim-Evolution
A1 Parro Alonso, Henar
A2 Universidad de Valladolid. Escuela de Ingenierías Industriales
K1 Procesadores
K1 RISC-V
K1 Circuitos digitales
K1 Instrucciones
K1 Laboratorio
K1 2203.01 Circuitos
AB Este Trabajo de Fin de Grado se centra en la implementación de un procesador basado en la arquitectura RISC-V, específicamente en el conjunto de instrucciones RV32I, utilizando la herramienta de simulación Logisim-Evolution. El objetivo principal es implementar un procesador funcional que pueda ser utilizado en hardware real, como una FPGA, o en futuros proyectos que busquen ampliar la capacidad de instrucciones del procesador. A lo largo del documento, se detallan los pasos para la implementación de las instrucciones de tipo R, I, S, B, U y J, así como la integración de todos los componentes en un único sistema. La combinación de RISC-V y Logisim-Evolution ofrece una poderosa herramienta para la enseñanza de la arquitectura de computadores y el diseño de sistemas digitales que se ha aprovechado para desarrollar una serie de prácticas de laboratorio. Estos guían al estudiante a implementar un procesador desde cero abordando la arquitectura del procesador de manera progresiva.La implementación final del procesador permite la simulación de instrucciones básicas y avanzadas, proporcionando una visión integral del funcionamiento de los procesadores modernos basados en la arquitectura RISC-V.
YR 2024
FD 2024
LK https://uvadoc.uva.es/handle/10324/69215
UL https://uvadoc.uva.es/handle/10324/69215
LA spa
NO Departamento de Tecnología Electrónica
DS UVaDOC
RD 02-dic-2024