RT info:eu-repo/semantics/conferenceObject
T1 Uso del conocimiento de la arquitectura Fermi para mejorar el rendimiento en aplicaciones CUDA
A1 Torres de la Sierra, Yuri
A1 González Escribano, Arturo
A1 Llanos Ferraris, Diego Rafael
K1 Informática
K1 CUDA
K1 Fermi
K1 auto-tuning
K1 GP-GPU
K1 1203 Ciencia de Los Ordenadores
K1 3304 Tecnología de Los Ordenadores
AB Las unidades de procesamiento gráfico (GPUs) actualmente están jugando un papel muy importante como aceleradores para cómputo de propósito general. La implementación de códigos paralelos de alto rendimiento en GPUs es una tarea recomendada para programadores experimentados, debido al alto grado de dificultad de explotar eficientemente el uso de los sus recursos. La elección del tamaño y la forma de los bloques de hilos son decisiones importantes ya que tienen un impacto muy significativo sobre el rendimiento de las aplicaciones. La arquitectura Fermi de NVIDIA introduce nuevos criterios a la hora de selec-cionar los tamaños y la geometría de los bloques de hilos. En este artículo mostramos un estudio de dichos criterios, así como una guía general para seleccionar un bloque de hilos apropiado para diferentes tipos de aplicaciones.
PB Universidad de La Laguna
SN 978-84-694-1791-1
YR 2011
FD 2011
LK https://uvadoc.uva.es/handle/10324/71224
UL https://uvadoc.uva.es/handle/10324/71224
LA spa
NO XXII Jornadas de Paralelismo, Tenerife, Spain, 2011.
NO Producción Científica
DS UVaDOC
RD 23-nov-2024