RT info:eu-repo/semantics/bachelorThesis
T1 Verilog-A Based Implementation of a MOSFET Model for Analog Integrated Circuit Design
A1 Gallego Velázquez, Alba
A2 Universidad de Valladolid. Escuela de Ingenierías Industriales
K1 Saturación
K1 Región
K1 Modelo EKV
K1 Open-source
K1 Verilog-A
K1 MOSFET
K1 3306 Ingeniería y Tecnología Eléctricas
AB La tesis expone en el desarrollo e implementación de un modelo compacto de un MOSFET, basado en el modelo teórico EKV, e implementado utilizando el lenguaje Verilog-A. La utilización de entornos de simulación y de compilación, como el servidor abierto OpenVAF y Ngspice, es fundamental para facilitar la ejecución efectiva del trabajo. La construcción de un modelo que pueda realizar la función de un nMOS o un pMOS nanométrico operando en un estado saturado se ve facilitada por éstos. En este modelo se incorporan dependencias físicas y se asegura la obtención de expresiones continuas para todas las regiones de inversión. El comportamiento del modelo se valida frente a datos experimentales mediante de simulación. El resultado de es un modelo preciso y versátil, apto para soportar diseños de circuitos analógicos integrados con un amplio rango de valores para el coeficiente de inversión.
YR 2025
FD 2025
LK https://uvadoc.uva.es/handle/10324/78100
UL https://uvadoc.uva.es/handle/10324/78100
LA eng
NO Departamento de Ingeniería Eléctrica
DS UVaDOC
RD 27-oct-2025