TY  - THES 
A3  - Cáceres Gómez, Santiago
AU  - Parro Alonso, Henar
PY  - 2024
UR  - https://uvadoc.uva.es/handle/10324/69215
AB  - Este Trabajo de Fin de Grado se centra en la implementación de un procesador basado en la arquitectura RISC-V, específicamente en el conjunto de instrucciones RV32I, utilizando la herramienta de simulación Logisim-Evolution. El objetivo principal es...
AB  - This degree dissertation focuses on the implementation of a processor based on the
RISC-V architecture, specifically the RV32I instruction set, using the Logisim-Evolution
simulation tool. The main objective is to implement a functional processor...
LA  - spa
KW  - Procesadores
KW  - RISC-V
KW  - Circuitos digitales
KW  - Instrucciones
KW  - Laboratorio
TI  - Implementación del procesador RV321 en el programa Logisim-Evolution
M3  - info:eu-repo/semantics/bachelorThesis
ER  -