Por favor, use este identificador para citar o enlazar este ítem:http://uvadoc.uva.es/handle/10324/27588
Título
Estudio y caracterización de memorias no volátiles resistivas con NVMain
Autor
Director o Tutor
Año del Documento
2017
Titulación
Máster en Ingeniería Informática
Résumé
Durante los inicios de la informática el acceso a los datos ha sido el gran cuello de botella
a superar, por ello, en un principio surgieron las memorias RAM, pero con el paso del tiempo
su arquitectura ha ido evolucionando. Ahora mismo podemos encontrar una nueva generación
de memorias que ofrecen un gran número de posibilidades con respecto a las anteriores, las
RRAM o ReRAM (memorias resistivas), memorias no volátiles que no pierden su estado tras
una desconexión completa del equipo. En este documento se presentará en primer lugar a modo
introductorio una evolución de las memorias, en segundo lugar la documentación correspondiente
al simulador NVMain, del cual se ha realizado un estudio completo con respecto a los simuladores
de memoria que provee, y por último las modificaciones que se realizan sobre el controlador de
memoria y las pruebas ejecutadas. Junto con las partes descritas anteriormente, se incluye la
planificación, riesgos y demás elementos correspondientes a un documento de tésis. Este trabajo
se centra principalmente en el controlador de memoria y la gestión que realiza para lanzar las
transacciones. Along the begining of the informatic the access to the data has been the big bottle-neck
to overcome, for that reason, the RAM memory appear to minimize this problem but thier
architecture has been changing all this time tom improve this data access. Now we can find a
new generation of memories that offer a big number of possibilities against the old ones, the
RRAM or ReRAM (resistive memories), this kind of memories don’t lose their state after a
disconnection of the host. For this reason this memories are non volatile memories. First of all,
in this document will be presented the evolution of the memories, secondly, the documentation
of the NVMain simulator, which has been completed a full study of the memory controlers that
are provided, and the last topics will be the modifications on this memory controlers and the
executed tests. Besides the parts described avobe, the planification, the risks and other elements
corresponding to a thesis document are included. This thesis is focused in the memory controler
and the management that makes to launch the transactions.
Palabras Clave
RRAM
ReRAM
NVMain
Memorias no volátiles
Departamento
Departamento de Informática (Arquitectura y Tecnología de Computadores, Ciencias de la Computación e Inteligencia Artificial, Lenguajes y Sistemas Informáticos)
Departamento de Electricidad y Electrónica
Departamento de Electricidad y Electrónica
Nivel Educativo
Idioma
spa
Derechos
openAccess
Aparece en las colecciones
- Trabajos Fin de Máster UVa [6334]
Fichier(s) constituant ce document
![Attribution-NonCommercial-NoDerivatives 4.0 International](/themes/Mirage2//images/creativecommons/cc-by-nc-nd.png)