• español
  • English
  • français
  • Deutsch
  • português (Brasil)
  • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Ricerca

    Tutto UVaDOCArchiviData di pubblicazioneAutoriSoggettiTitoli

    My Account

    Login

    Estadísticas

    Ver Estadísticas de uso

    Compartir

    Mostra Item 
    •   UVaDOC Home
    • PROGETTI DI LAUREA FINALE
    • Trabajos Fin de Grado UVa
    • Mostra Item
    •   UVaDOC Home
    • PROGETTI DI LAUREA FINALE
    • Trabajos Fin de Grado UVa
    • Mostra Item
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano

    Exportar

    RISMendeleyRefworksZotero
    • edm
    • marc
    • xoai
    • qdc
    • ore
    • ese
    • dim
    • uketd_dc
    • oai_dc
    • etdms
    • rdf
    • mods
    • mets
    • didl
    • premis

    Citas

    Por favor, use este identificador para citar o enlazar este ítem:http://uvadoc.uva.es/handle/10324/37859

    Título
    Desarrollo en FPGA de un enlace de comunicaciones serie para un convertidor de potencia distribuido.
    Autor
    Martín Caballero, Pablo
    Director o Tutor
    Pablo Gómez, Santiago deAutoridad UVA
    Editor
    Universidad de Valladolid. Escuela de Ingenierías IndustrialesAutoridad UVA
    Año del Documento
    2019
    Titulación
    Grado en Ingeniería en Tecnologías Industriales
    Abstract
    El presente proyecto se centra en el desarrollo de un enlace de comunicaciones para un convertidor de potencia distribuido, siendo este enlace un elemento de vital importancia en dicho tipo de convertidor, puesto que se necesita una comunicación constante entre todos los módulos de potencia para realizar las correspondientes conmutaciones en el momento preciso. El desarrollo del enlace se ha realizado con un conjunto de circuitos digitales, programados en lenguaje de máquinas de estados (ASM++), simulados con una serie programas antes de su implementación física, y finalmente se ha probado su comportamiento en un dispositivo reconfigurable tipo FPGA con el que se ha podido verificar el correcto funcionamiento de todos los módulos del enlace de comunicaciones transmitiendo datos a 50 Mbps.
    Materias (normalizadas)
    Lenguaje ensamblador (Lenguaje de programación)
    Electrónica de potencia
    Departamento
    Departamento de Tecnología Electrónica
    Idioma
    spa
    URI
    http://uvadoc.uva.es/handle/10324/37859
    Derechos
    openAccess
    Aparece en las colecciones
    • Trabajos Fin de Grado UVa [30857]
    Mostra tutti i dati dell'item
    Files in questo item
    Nombre:
    TFG-I-1338.pdf
    Tamaño:
    5.168Mb
    Formato:
    Adobe PDF
    Thumbnail
    Mostra/Apri
    Nombre:
    TFG-I-1338 anejos.pdf
    Tamaño:
    1.359Mb
    Formato:
    Adobe PDF
    Thumbnail
    Mostra/Apri
    Attribution-NonCommercial-NoDerivatives 4.0 InternacionalLa licencia del ítem se describe como Attribution-NonCommercial-NoDerivatives 4.0 Internacional

    Universidad de Valladolid

    Powered by MIT's. DSpace software, Version 5.10