• español
  • English
  • français
  • Deutsch
  • português (Brasil)
  • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Stöbern

    Gesamter BestandBereicheErscheinungsdatumAutorenSchlagwortenTiteln

    Mein Benutzerkonto

    Einloggen

    Statistik

    Benutzungsstatistik

    Compartir

    Dokumentanzeige 
    •   UVaDOC Startseite
    • WISSENSCHAFTLICHE ARBEITEN
    • Departamentos
    • Dpto. Informática (Arquitectura y Tecnología de Computadores, Ciencias de la Computación e Inteligencia ...)
    • DEP41 - Capítulos de monografías
    • Dokumentanzeige
    •   UVaDOC Startseite
    • WISSENSCHAFTLICHE ARBEITEN
    • Departamentos
    • Dpto. Informática (Arquitectura y Tecnología de Computadores, Ciencias de la Computación e Inteligencia ...)
    • DEP41 - Capítulos de monografías
    • Dokumentanzeige
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano

    Exportar

    RISMendeleyRefworksZotero
    • edm
    • marc
    • xoai
    • qdc
    • ore
    • ese
    • dim
    • uketd_dc
    • oai_dc
    • etdms
    • rdf
    • mods
    • mets
    • didl
    • premis

    Citas

    Por favor, use este identificador para citar o enlazar este ítem:https://uvadoc.uva.es/handle/10324/72208

    Título
    Thread-level Speculative Parallelization
    Autor
    Llanos Ferraris, Diego RafaelAutoridad UVA Orcid
    Año del Documento
    2004
    Editorial
    CINECA, Italy
    Descripción
    Producción Científica
    Documento Fuente
    Thread-level Speculative Parallelization. Diego R. Llanos. In: Science and Supercomputing in Europe, HPC-Europa 2004 Annual Report, ISBN 88-86037-15-5, pages 211-213, 2004.
    Zusammenfassung
    The basic idea under speculative parallelization (also called thread-level speculation) is to assign the execution of different blocks of consecutive iterations to different threads, running each one on its own processor. While execution proceeds, software monitor ensures that no thread consumes an incorrect version of a value that should be calculated by a predecessor, therefore violating sequential semantics. If such a dependence violation occur, the monitor stops the parallel execution of the offending threads, discards iterations incorrectly calculated, and restart their execution using the correct values.
    Materias (normalizadas)
    Informática
    Materias Unesco
    1203 Ciencia de Los Ordenadores
    3304 Tecnología de Los Ordenadores
    ISBN
    88-86037-15-5
    Patrocinador
    The author would like to thank the Edinburgh Parallel Computing Center (EPCC) for the main computingresources used in this work and its support staff, in particular Mark Bull and Catherine Inglis.
    Version del Editor
    https://www.researchgate.net/publication/237137082_Thread-level_Speculative_Parallelization
    Idioma
    eng
    URI
    https://uvadoc.uva.es/handle/10324/72208
    Tipo de versión
    info:eu-repo/semantics/publishedVersion
    Derechos
    openAccess
    Aparece en las colecciones
    • DEP41 - Capítulos de monografías [4]
    Zur Langanzeige
    Dateien zu dieser Ressource
    Nombre:
    llanos05.pdf
    Tamaño:
    30.28Kb
    Formato:
    Adobe PDF
    Thumbnail
    Öffnen

    Universidad de Valladolid

    Powered by MIT's. DSpace software, Version 5.10