• español
  • English
  • français
  • Deutsch
  • português (Brasil)
  • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Navegar

    Todo o repositórioComunidadesPor data do documentoAutoresAssuntosTítulos

    Minha conta

    Entrar

    Estatística

    Ver as estatísticas de uso

    Compartir

    Ver item 
    •   Página inicial
    • PRODUÇÃO CIENTÍFICA
    • Departamentos
    • Dpto. Informática (Arquitectura y Tecnología de Computadores, Ciencias de la Computación e Inteligencia ...)
    • DEP41 - Artículos de revista
    • Ver item
    •   Página inicial
    • PRODUÇÃO CIENTÍFICA
    • Departamentos
    • Dpto. Informática (Arquitectura y Tecnología de Computadores, Ciencias de la Computación e Inteligencia ...)
    • DEP41 - Artículos de revista
    • Ver item
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano

    Exportar

    RISMendeleyRefworksZotero
    • edm
    • marc
    • xoai
    • qdc
    • ore
    • ese
    • dim
    • uketd_dc
    • oai_dc
    • etdms
    • rdf
    • mods
    • mets
    • didl
    • premis

    Citas

    Por favor, use este identificador para citar o enlazar este ítem:https://uvadoc.uva.es/handle/10324/74455

    Título
    Integrating software and hardware hierarchies in an autotuning method for parallel routines in heterogeneous clusters
    Autor
    Cámara Moreno, JesúsAutoridad UVA Orcid
    Cuenca, Javier
    Giménez, Domingo
    Año del Documento
    2020
    Editorial
    Springer
    Descripción
    Producción Científica
    Documento Fuente
    The Journal of Supercomputing, 2020, Volume 76, Issue 12, Pages 9922-9941
    Resumo
    A hierarchical approach for autotuning linear algebra routines on heterogeneous platforms is presented. Hierarchy helps to alleviate the difficulties of tuning parallel routines for high-performance computing systems. This paper analyzes the application of the hierarchical approach at both the hardware and software levels, using the basic matrix multiplication and the Strassen multiplication as proof of concept on multicore+coprocessor nodes. In this way, the hierarchical approach allows partial delegation of the efficient exploitation of the computing units in the node to the underlying direct autotuned matrix multiplication used in the base case.
    Materias (normalizadas)
    Computación Heterogénea
    Computación Paralela
    Auto-Tuning
    Materias Unesco
    1203 Ciencia de Los Ordenadores
    3304 Tecnología de Los Ordenadores
    Palabras Clave
    Autotuning
    Hybrid Programming
    Heterogeneous Computing
    ISSN
    0920-8542
    Revisión por pares
    SI
    DOI
    10.1007/s11227-020-03235-9
    Patrocinador
    Este trabajo forma parte del proyecto de investigación RTI2018-098156-B-C53 financiado por la Agencia Estatal de Investigación (AEI) y el Ministerio de Ciencia, Innovación y Universidades (MCIU)
    Version del Editor
    https://link.springer.com/article/10.1007/s11227-020-03235-9
    Propietario de los Derechos
    Springer Science Business Media
    Idioma
    eng
    URI
    https://uvadoc.uva.es/handle/10324/74455
    Tipo de versión
    info:eu-repo/semantics/publishedVersion
    Derechos
    restrictedAccess
    Aparece en las colecciones
    • DEP41 - Artículos de revista [109]
    Mostrar registro completo
    Arquivos deste item
    Nombre:
    Hierarchical_Autotuning_JoS_2020.pdf
    Tamaño:
    1.176Mb
    Formato:
    Adobe PDF
    Thumbnail
    Visualizar/Abrir

    Universidad de Valladolid

    Powered by MIT's. DSpace software, Version 5.10