Mostrar el registro sencillo del ítem

dc.contributor.authorTorres de la Sierra, Yuri 
dc.contributor.authorGonzález Escribano, Arturo 
dc.contributor.authorLlanos Ferraris, Diego Rafael 
dc.date.accessioned2024-11-06T08:42:57Z
dc.date.available2024-11-06T08:42:57Z
dc.date.issued2011
dc.identifier.citationXXII Jornadas de Paralelismo, Tenerife, Spain, 2011.es
dc.identifier.isbn978-84-694-1791-1es
dc.identifier.urihttps://uvadoc.uva.es/handle/10324/71224
dc.descriptionProducción Científicaes
dc.description.abstractLas unidades de procesamiento gráfico (GPUs) actualmente están jugando un papel muy importante como aceleradores para cómputo de propósito general. La implementación de códigos paralelos de alto rendimiento en GPUs es una tarea recomendada para programadores experimentados, debido al alto grado de dificultad de explotar eficientemente el uso de los sus recursos. La elección del tamaño y la forma de los bloques de hilos son decisiones importantes ya que tienen un impacto muy significativo sobre el rendimiento de las aplicaciones. La arquitectura Fermi de NVIDIA introduce nuevos criterios a la hora de selec-cionar los tamaños y la geometría de los bloques de hilos. En este artículo mostramos un estudio de dichos criterios, así como una guía general para seleccionar un bloque de hilos apropiado para diferentes tipos de aplicaciones.es
dc.format.extent6 p.es
dc.format.mimetypeapplication/pdfes
dc.language.isospaes
dc.publisherUniversidad de La Lagunaes
dc.rights.accessRightsinfo:eu-repo/semantics/openAccesses
dc.subjectInformáticaes
dc.subject.classificationCUDAes
dc.subject.classificationFermies
dc.subject.classificationauto-tuninges
dc.subject.classificationGP-GPUes
dc.titleUso del conocimiento de la arquitectura Fermi para mejorar el rendimiento en aplicaciones CUDAes
dc.typeinfo:eu-repo/semantics/conferenceObjectes
dc.identifier.doi10.5281/zenodo.14044176es
dc.relation.publisherversionhttps://www.researchgate.net/publication/268378174_Uso_del_conocimiento_de_la_arquitectura_Fermi_para_mejorar_el_rendimiento_en_aplicaciones_CUDAes
dc.title.eventXXII Jornadas de Paralelismoes
dc.description.projectEsta investigación está parcialmente financiada por el Ministerio de Industria (CENIT MARTA, CENIT OASIS, CENIT OCEANLIDER), Ministerio de Ciencia y Tecnología (CAPAP-H3 network, TIN2010-12011-E) y el proyecto HPC-EUROPA2 (No:228398).es
dc.type.hasVersioninfo:eu-repo/semantics/publishedVersiones
dc.subject.unesco1203 Ciencia de Los Ordenadoreses
dc.subject.unesco3304 Tecnología de Los Ordenadoreses


Ficheros en el ítem

Thumbnail

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem