El objetivo primordial de este trabajo es el diseño del circuito en lenguaje VHDL
y la implementación sobre la placa Basys 3 Artix-7 de un procesador RISC-V de
32 bits monociclo que incluya la extensión para realizar la multiplicación y la
división (RV32IM).
Se realiza el diseño del circuito del Multiplicador de Árbol de Wallace, el cual se
genera mediante una aplicación desarrollada en C++.
Los tres circuitos de multiplicación analizados para implementar en el
procesador son: Multiplicador Paralelo CSA planteado por Deschamps, el
circuito de multiplicación que sintetiza Xilinx y el Multiplicador de Árbol de
Wallace desarrollado en este trabajo. Las características que se compararán
de los multiplicadores serán los recursos hardware empleados y el tiempo de
respuesta.
The main objective of this work is the design of the circuit in VHDL language
and the implementation on the Basys 3 Artix-7 board of a 32-bit RISC-V single cycle processor including the extension to perform multiplication and division
(RV32IM).
The design of the Wallace Tree Multiplier circuit is carried out, which is
generated by means of an application developed in C++.
The three multiplication circuits analysed for implementation in the processor
are: CSA Parallel Multiplier proposed by Deschamps, the multiplication circuit
synthesised by Xilinx and the Wallace Tree Multiplier developed in this work.
The characteristics of the multipliers to be compared will be the hardware
resources employed and the response time.
