Implementación del procesador RV321 en el programa Logisim-Evolution

Abstract

Este Trabajo de Fin de Grado se centra en la implementación de un procesador basado en la arquitectura RISC-V, específicamente en el conjunto de instrucciones RV32I, utilizando la herramienta de simulación Logisim-Evolution. El objetivo principal es implementar un procesador funcional que pueda ser utilizado en hardware real, como una FPGA, o en futuros proyectos que busquen ampliar la capacidad de instrucciones del procesador. A lo largo del documento, se detallan los pasos para la implementación de las instrucciones de tipo R, I, S, B, U y J, así como la integración de todos los componentes en un único sistema. La combinación de RISC-V y Logisim-Evolution ofrece una poderosa herramienta para la enseñanza de la arquitectura de computadores y el diseño de sistemas digitales que se ha aprovechado para desarrollar una serie de prácticas de laboratorio. Estos guían al estudiante a implementar un procesador desde cero abordando la arquitectura del procesador de manera progresiva. La implementación final del procesador permite la simulación de instrucciones básicas y avanzadas, proporcionando una visión integral del funcionamiento de los procesadores modernos basados en la arquitectura RISC-V.

This degree dissertation focuses on the implementation of a processor based on the RISC-V architecture, specifically the RV32I instruction set, using the Logisim-Evolution simulation tool. The main objective is to implement a functional processor that can be used in real hardware, such as an FPGA, or in future projects aimed at expanding the processor’s instruction capacity. Throughout the document, the steps for implemen ting R, I, S, B, U, and J type instructions are detailed, as well as the integration of all components into a single system. The combination of RISC-V and Logisim-Evolution offers a powerful tool for teaching computer architecture and digital system design, which has been utilized to develop a series of laboratory practices. These guide stu dents in implementing a processor from scratch, progressively addressing the processor architecture. The final implementation of the processor allows the simulation of both basic and advanced instructions, providing a comprehensive view of the operation of modern processors based on the RISC-V architecture.